前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
工具
TVP
发布
社区首页 >专栏 >QuartusII 13.0 PLL IP Core调用及仿真

QuartusII 13.0 PLL IP Core调用及仿真

作者头像
NingHeChuan
发布2018-01-05 10:42:28
1.6K0
发布2018-01-05 10:42:28
举报
文章被收录于专栏:开源FPGA开源FPGA

 有一个多月没用用Quartus II了,都快忘了IP 是怎么用调用的了,还好有之前做的笔记,现在整理出来,终于体会到做笔记的好处。

一、  QuartusII的pll的调用

打开软件界面

Tool——megawizard plug-in manage

选择——next

选择,输入IP核名称,next

按如图所示参数,配置IP核。

添加复位信号,添加locked,锁相完成信号,为了更好的管理工程模块,然后一直next到如下界面(areset是低电平时PLL正常工作还是高电平时PLL正常工作,locked输出是高电平还是低电平)

经过试验测定,areset是低电平时PLL正常工作,locked在正常情况下输出是高电平。

按如图所示配置pll。一共可以配置五个输出clk

红色框中的频率是实际能产生的频率,可根据自己的需求设置即可,然后一直next,最后finish

OK这样一个pll IP核就调用成功了!

二、  直接使用modelsim仿真QuartusII PLL IP核

用modelsim新建好工程后,要仿真QuartusII PLL IP需要添加Altera IP的库文件,文件路径一般如下D:\QuartusII13.0\quartus\eda\sim_lib 中220model.v、altera_mf.v ,这两个库文件貌似对于仿真一些altera IP都是适用的。只要需要仿真Altera的IP我们就将这两个IP添加到modelsim仿真工程中

将在modelsim工程中生成的IP时,生成的模块文件文件添加进来,我的是test_pll.v

这样库文件就添加完成啦,然后点击编译、仿真就可以看到结果啦!

由波形图可以看出,仿真结果是正确的。

转载请注明出处:NingHeChuan(宁河川)

本文参与 腾讯云自媒体分享计划,分享自作者个人站点/博客。
原始发表:2017-07-22 ,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 作者个人站点/博客 前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体分享计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档