这种错位“异或”法可以推广实现任意的奇数分频:对于实现占空比为50%的N倍奇数分频,首先进行上升沿触发的模N计数,计数到某一选定值时进行输出时钟翻转,然后经过(N-1)/2再次进行翻转得到一个占空比非50%奇数N分频时钟。再者同时进行下降沿触发的模N计数,到和上升沿触发输出时钟翻转选定值相同值时,进行输出时钟时钟翻转,同样经过(N-1)/2时,输出时钟再次翻转生成占空比非50%的奇数N分频时钟。两个占空比非50%的N分频时钟相或运算,得到占空比为50%的奇数N分频时钟。
module clk_div_3(
clk_in,rst_n,clk_out
);
input clk_in;
input rst_n;
output clk_out;
reg [1:0]cnt_p,cnt_n;
reg clk_1to3_p,clk_1to3_n;
always @( posedge clk_in ) begin
if(!rst_n) begin
cnt_p<=2'b00;
clk_1to3_p<=1'b0;
end
else begin
if(cnt_p==2'b10) begin
cnt_p<=2'b00;
clk_1to3_p<=clk_1to3_p;
end
else begin
cnt_p<=cnt_p+1'b1;
clk_1to3_p<=!clk_1to3_p;
end
end
end
always @( negedge clk_in ) begin
if(!rst_n) begin
cnt_n<=2'b00;
clk_1to3_n<=1'b0;
end
else begin
if(cnt_n==2'b10) begin
cnt_n<=2'b00;
clk_1to3_n<=clk_1to3_n;
end
else begin
cnt_n<=cnt_n+1'b1;
clk_1to3_n<=!clk_1to3_n;
end
end
end
assign clk_out=clk_1to3_p|clk_1to3_n;
Endmodule