硬核乘法器的Verilog HDL 调用

module my_multiply(
clk,a,b,q
    );
 input clk;
 input [17:0]a,b;
 output [35:0]q;
 multiply u1(.clk(clk),.a(a),.b(b),.p(q));
endmodule