首页
学习
活动
专区
工具
TVP
发布
社区首页 >专栏 >AXI BRAM Controller和Block memory generator(BMG)

AXI BRAM Controller和Block memory generator(BMG)

作者头像
瓜大三哥
发布2018-02-24 17:35:08
2K0
发布2018-02-24 17:35:08
举报
文章被收录于专栏:瓜大三哥瓜大三哥

AXI BRAM Controller

这个块RAM在AXI interconnect被作为AXI Endpoint的从核并且作为系统主设备与局部块RAM通信。

AW:写地址通道

AR:度地址通道

W:写数据通道

B:写响应通道

R:读数据通道

写操作模式:

1.所有的写操作被AXI总线的写地址通道(AW)初始化,该总线专门传输写协议和地址信息。

2.写数据通道(W)为了传输所有的三个写或者突发写操作

3.写响应通道(B)被用来处理写操作的反馈信息

读操作模式:

1.当AXI主设备请求一个读传输时,读地址通道(AR)传输所有的地址和能控制信息。

2.在读操作进行过程中,AXI从设备BRAM控制IP响应读地址通道(AR)。

3.当AXI主设备可以进行读数据,读数据通道(R)得到数据和操作模式。

Block memory generator(BMG)

BMG核是一个先进的存储构造器,有Native和AXI4两种接口。BRAM的端口A被指定为写端口,BRAM的端口B被指定为读端口。

本文参与 腾讯云自媒体分享计划,分享自微信公众号。
原始发表:2016-12-19,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 瓜大三哥 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体分享计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档