BGP电路详解（上）

什么是Bandgap？

Bandgap目的：产生不受工艺，电源和温度影响（PVT）的参考电压源。

Bandgap主要部分：

• 与电源无关的偏置：电流源电路，启动电路
• 与温度（工艺）无关的基准：电阻网络，运放，PTAT

Bandgap电路详解

思路：

拿到一个电路如何下手？

通常按照匹配需求将电路拆分

1.PMOS/NMOS电流镜

2.差分对管（Hot Nwell）

3.高精度需求电阻

4.BJT (双极型晶体管

image.png

匹配方法：

1.把匹配器件相互靠近放置  （共OD/Poly/OD space/Poly space一致）

2.保持器件相同方向

3.器件分段连接，每段尺寸大小相同，选择中等值为一段

4.增加虚拟器件（Dummy）

5.共质心

6.器件采用指状交叉布线方式

Bandgap电路的核心点：就是与温度无关电压基准的结构选择

线性电阻分压网络：线性分压动态电阻和静态电阻相等，当电压变化量ΔV仍将以原来的静态电阻的分压分配给R1/ R2最后R1/R2的电压比与电源电压变化前相比没有变化。 所以ΔV和电源电压将等比变化，稳压失效。

非线性电阻元器件：寄生纵向PNP三极管来形成的二极管Q0/Q1，比MOS二极管具有更小的动态电阻，这种结构稳压性能比较好。

image.png

器件认识

电阻：电阻在模拟电路中经常用到，它是用来提供明确的或者可控的电阻值。最大优点是便于制作，缺点是精度低，绝对误差大，温度系数较大，占用的芯片面积大等 。所以在电路设计和版图设计时应充分利用优点，尽量减少或避免缺点，使电路性能不是依赖于单个元件的热线，而是与元件的比值有关。

BJT：在半导体工艺中，BJT的特性参数被证明是具有最好的工艺稳定性，所以它的mismatch以及low-frequency noise 比MOS 好，而且能同时提供正温度系数和负温度系数电压。BGP的设计理念就是通过一个正温度系数和负温度系数的电压通过适当的比例相加，从而产生与温度无关的电压基准。

Bandgap版图预布局

Bandgap版图详解

拆分电路后：先对Bandgap整个模块进行预Floorplan

所谓Floorplan就是在设计模块版图之前，就把整体版图的形状、面积，大致的规划好，这就好比建一座城市，在建它之前就需要把整个城市的布局规划好。有了这个Floorplan我们的版图设计就能有条不紊的进行下去。例如我做了两个版本的预Floorplan（箭头标识预走线方向）: 

image.png

image.png

FloorPlan Note:

•  优先考虑匹配器件，
• 单独完成每小部分版图
• 考虑电源、地、CLK等重要信号线
• 考虑信号流走向
• 和前端工程师一起Review布局

image.png

Bandgap版图详细设计

PMOS自衬阱电位的差分对匹配和注意事项：

自衬阱电位（Hot Nwell）

PMOS的衬底正常情况下接到最高电位（AVDD）上，如图所示器件M29/M30的衬底接在net18上，这种简称HotNwell。

Hot Nwell 表示是 Nwell不等电位放在一起会形成 NPN寄生结构 。

如果瞬间两个Nwell间的衬底电位往上弹或是瞬间某一个Nwell电位往下拉会形成寄生NPN导通。

解决方式：拉开两个Nwell距离，加保护环隔离(原理NPN的基区拉宽增益降低形成不了正反馈)

COMP 匹配思路：

而差分管则是bandgap中最基本的匹配要求最高的管子。版图工程师在画设计版图时，差分管是最先设计的。

设计思路参考COMP课程的 block

COMP LAYOUT

image.png

image.png

Hotwell 在layout上实现：

1.器件的源端和代表器件的衬底连接到一起，来表示线路上的net18。

2.不同电位的Nwell中间用Psub Ring隔开，并保留足够的space。

image.png

BJT(双极型晶体管)匹配

BJT大多数电路都要求匹配，它们的匹配多采用简单的整数比例，比如1：2；2：1；4：1；8：1，本次设计的匹配的PNP管，采用的是8：1面积比的匹配结构，这种结构为3×3的阵列，Q0放置在阵列的中央。同时，8个等面积的并联PNP管环绕着Q1组成Q0，以增强Q0与Q1的匹配性。

image.png

image.png

image.png

电阻匹配采用的方式:

1.遵循三个匹配的原则：电阻应该被放置相同的方向、相同的器件类型以及相互靠近。这些原则对于减少工艺误差对模拟器件的功能的影响是非常有效的。

2.折中电阻思维:使用相同的类型、相同宽度、长度电阻以及相同的间距，两边加dummy,如图所示。

3.使用交叉阵列电阻。如果阵列中有大量的电阻时，建议把电阻放置成多层的结构，形成二维阵列。

4.匹配的电阻要远离大功率器件、开关晶体管以及数字晶体管，减少耦合的影响。

5.不要在匹配的电阻上使用金属连线，尽可能避免耦合和噪音的影响。

 后续内容请持续关注更新！