Zynq 7000的资源介绍
1. PS部分
1.1. 应用处理单元
l双核Cortex-A9
l允许单个，对称或者非对称（Symmetrical MultiProcessing，SMP）的多处理配置。
l每个核都有独立的NEON，可以实现128位SIMD协处理器和VFPv3。
l每个核包含带有校验的32KB L1指令高速缓存和32KB L1数据缓存。
l双核共享带有校验的512KB L2高速缓存。
l每个核带有私有的定时器和看门狗定时器。
l系统级的控制器（System-Level Control Registers，SLCRs），一组不同的控制器来控制PS行为。
l侦测控制单元（Snoop Control Unit，SCU）包含了L1和L2的一致性要求。
lPL到PS的加速器一致性端口（Accelerator Coherency Port，ACP）
l带有检验功能的256KB 片商存储器OCM。
lPS内提供64位高级可扩展接口（Advanced Extended Interface，AXI）从端口，提供了访问L2高速缓存和片上存储器OCM的能力，以及保证在数据交易时与L1和L2高速缓存的数据一致性。
lDMA控制器，其中四个通道用于PS，实现存储器与系统内的任何存储器的数据交换，另外四个通道用于PL，实现存储器到PL以及PL到存储器的数据交换。
l通用的中断控制器（GIC），他们有各自独立的终端屏蔽和中断优先级。其中包含5个CPU私有外设中断，16个CPU软件中断以及分配来自系统、PS和PL剩余部分的共享外设中断。
1.2. 存储器接口
1.2.1. DDR控制器
提供了16/32位数据宽度。
1.2.2. Quas-SPI控制器
1.2.3. 静态存储控制器（Static Memory Controller，SMC）
SMC提供了NAND存储器和并行SRAM/NOR存储器的读写控制功能，对于NAND存储控制器提供8/16位的IO数据位宽，提供一个片选信号，支持ONFI规范1.0；提供16字读和16字写数据FIFO的能力；提供8字命令FIFO；用户可通过配置界面修改IO周期的时序；提供ECC辅助功能；支持异步存储器工作模式。
对于并行SRAM/NOR控制器来说，支持8位数据宽度，以及最多25位地址信号；提供两个片选信号；提供16个字读和16个字写数据FIFO；提供8个字命令FIFO；对于每个存储器，提供用户可配置IO周期时序；支持异步存储器工作模式。
1.3. IO外设
1.3.1. GPIO
lPS提供了54个可用的GPIO信号，通过复用IO模块MIO，将这些信号连接到zynq-7000器件的外部引脚，并且可以通过软件程序控制这些信号的三态使能功能。
l通过扩展的复用IO模块EMIO，可以将PS内的GPIO信号引入到zynq-7000的PL单元，支持最多192个GPIO信号，其中64个位输入，另外128个为输出。
1.3.2. 以太网控制器
l在RGMI II模式时，使用MIO引脚和外部PHY。
l额外的接口使用PL内带有额外软核的PL SelectIO和外部PHY。
l在SGMII模式时，使用zynq-7000 PL内的GTX收发器模块。
l改控制器提供可以实现分散-聚集功能的DMA控制器。
1.3.3. USB控制器
l使用相同硬件的USB 2.0高速OTG双重角色USB主机控制器或USB设备控制器操作。
l只提供MIO引脚。
l内建DMA控制器。
l支持USB 2.0高速设备。
l可作为USB 2.0高速主机控制器。它提供的寄存器和数据结构遵循扩展主机控制接口规范。
l支持最多12个断点。
1.3.4. SD/SDIO控制器
l作为zynq-2000基本的启动设备。
l内建DMA控制器。
l该控制只支持主模式。
l支持SD 规范2.0。
l支持1位和4位数据接口。
l支持低速时钟范围0~400KHz。
l1KB数据FIFO接口
1.3.5. SPI控制器
l提供四个信号线，包括MOSI、MISO、SCLK、SS。
l支持全双工模式。
l通过MIO模块，该控制器支持最高50MHz的外部SPI时钟。当通过EMIO到PL的SelectIO引脚时，支持最高25MHz时钟频率。
l支持独立的128字节读FIFO和128字节的写FIFO，每个FIFO为8个字节宽度。
1.3.6. CAN控制器
l支持最高速度1Mb/s
l带有64个消息深度的发送消息FIFO。
1.3.7. UART控制器
l 提供最多64字节的接受和发送FIFO
1.3.8. I2C控制器
l支持16字节FIFO。
l支持HOLD，防止溢出条件。
2. PL端
lCLB
l36Kb BRAM
lDSP48E1：25位的预加法器，用于降低功耗及优化堆成滤波器
l时钟管理单元
l可配置IO
l高速收发器
lXADC
lPCI-E集成接口模块