前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
工具
TVP
发布
社区首页 >专栏 >软考分类精讲-计算机组成与体系结构

软考分类精讲-计算机组成与体系结构

作者头像
cwl_java
发布2019-10-26 21:23:02
5850
发布2019-10-26 21:23:02
举报
文章被收录于专栏:cwl_Javacwl_Java
计算机体系结构分类— Flynn
在这里插入图片描述
在这里插入图片描述
CISC与RISC
在这里插入图片描述
在这里插入图片描述
层细化存储结构
在这里插入图片描述
在这里插入图片描述
Cache - 概念
  • Cache的功能:提高CPU数据输入输出的速率,突破冯.诺依曼瓶颈,即CPU与存 储系统间数据传送带宽限制。
  • 在计算机的存储系统体系中,Cache是访问速度最快的层次。
  • 使用Cache改善系统性能的依据是程序的局部性原理。

如果以h代表对Cache的访问命中率,t1表示Cache的周期时间,t2表示主存储 器周期时间,以读操作为例,使用“Cache+主存储器”的系统的平均周期为t3,则: t3=h x t1+(1-h)x t2 其中,(1-h)又称为失效率(未命中率)。

局部性原理
  • 时间局部性:指程序中的某条指令一旦执行,不久以后该指令可能再次执行, 典型原因是由于程序中存在着大量的循环操作。
  • 空间局部性:指一旦程序访问了某个存储单元,不久以后,其附近的存储单 元也将被访问,即程序在一段时间内访问的地址可能集中在一定的范围内, 其典型情况是程序顺序执行。
  • 工作集理论:工作集是进程运行时被频繁访问的页面集合。
主存-分类
在这里插入图片描述
在这里插入图片描述
主存—编址
在这里插入图片描述
在这里插入图片描述
磁盘结构与参数
在这里插入图片描述
在这里插入图片描述

存取时间=寻道时间+等待时间(平均定位时间+转动延迟) 注意:寻道时间是指磁头移动到磁道所需的时间;等待时间为等待读 写的扇区转到磁头下方所用时间

总线

一条总线同一时刻仅允许一个设备发送,但允许多个设备接收

  • 数据总线(Data Bus ):在CPU与RAM之间来回传送需要处理或是需要储存的 数据。
  • 地址总线(Address Bus ):用来指定在RAM (Random Access Memory )之中储 存的数据的地址。
  • 控制总线( Control Bus ):将微处理器控制单元(Control Unit )的信号,传送 到周边设备,一般常见为USB Bus 和1394 Bus .
嵌入式系统开发设计-交叉开发环境
在这里插入图片描述
在这里插入图片描述
嵌入式系统初始化过程
在这里插入图片描述
在这里插入图片描述
  • 片级初始化 完成嵌入式微处理器的初始化,包括设置嵌入式微处理器 核心寄存器和控制寄存器、嵌入式微处理器核 心工作模式和嵌入式微处理器的局部总线模式等。片级初始化把嵌入式微处理器从上电时的默认状态逐步 设置成系统所要求的的工作状态。这是一个纯硬件的初始化过程。
  • 板级初始化 完成嵌入式微处理器以外的其他硬件设备的初始化。另外,还需设置某些软件的数据结构和参数,为随后 的系统初始化和应用程序的运行建立硬件和软件环境。这是一个同时包含软硬件两部分再内的初始化过程。
  • 系统初始化 该初始化过程以软件初始化为主,主要进行操作系统的初始化。BSP将对嵌入式微处理器的控制权转交给 嵌入式操作系统,由操作系统完成余下的初始化操作,包含加载和初始化与硬件无关的设备驱动程序,建立系统内存区,加载并初始化其他系统软件模块,如网络系统、文件系统等。最后,操作系统创建应用程 序环境,并将控制权交给应用程序的入口。
本文参与 腾讯云自媒体分享计划,分享自作者个人站点/博客。
原始发表:2019-10-21 ,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 作者个人站点/博客 前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体分享计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
目录
  • 计算机体系结构分类— Flynn
  • CISC与RISC
  • 层细化存储结构
  • Cache - 概念
  • 局部性原理
  • 主存-分类
  • 主存—编址
  • 磁盘结构与参数
  • 总线
  • 嵌入式系统开发设计-交叉开发环境
  • 嵌入式系统初始化过程
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档