前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
工具
TVP
发布
社区首页 >专栏 >拥塞基本概念知多少

拥塞基本概念知多少

作者头像
Lauren的FPGA
发布2019-10-30 21:40:23
2.4K0
发布2019-10-30 21:40:23
举报
文章被收录于专栏:Lauren的FPGA

这篇文章帮你解决以下几个问题:

  • 如何生成拥塞报告
  • 如何理解拥塞程度
  • 如何理解拥塞类型

拥塞报告生成方法

拥塞是一个复杂的问题,导致拥塞的因素也很多。在分析拥塞问题时,首先要生成设计拥塞报告。生成方法:

第一步:打开布局或者布线后的DCP文件

第二步:在菜单下,依次选择Reports -> Report Design Analysis,弹出如下图所示对话框,只选择图中的Congestion,即可生成拥塞报告。

此外,在上图中的Command对应的部分显示了该操作的Tcl命令。因此,也可直接通过如下图所示的Tcl命令生成设计拥塞报告(直接在Vivado Tcl Console中执行)。

这里,我们看两个报告样例。第一个拥塞报告是针对布局后的设计生成的,如下图所示。这里我们要格外关注Level列对应的数据,该列数据表明了拥塞程度。

拥塞程度

对于拥塞程度(Congestion Level),我们有如下判定标准:

拥塞程度≥7:设计几乎不太可能收敛,布线极有可能失败;

拥塞程度≥6:设计很难实现时序收敛,运行时间会很长,而且很有可能出现布线失败;

拥塞程度=5:存在一定难度实现设计收敛;

拥塞程度<5:可认为设计不存在拥塞问题

我们再看看布线后生成的拥塞报告,如下图所示。此时,我们要关注Type这一列。该列表明了拥塞的类型。

拥塞类型

通常,有三类拥塞类型:Global、Long和Short。造成这三类拥塞的原因是不同的。

Global:拥塞区域的Combined LUT过多,或者控制集过多;

Long:拥塞区域的BRAM、URAM和DSP过多,或者跨die路径过多;

Short:拥塞区域的MUXF或Carry Chain过多;

明确了拥塞类型,就可知道造成拥塞的原因,再结合报告中显示的拥塞区域,进而查找到相应的模块,就可以有的放矢,解决拥塞问题。但是,在解决拥塞问题之前要确保设计满足以下几点:

(1)约束是合理的

(2)Pblock之间没有重叠

(3)不存在过大的Hold违例(WHS < -0.4ns)

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2019-10-29,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 Lauren的FPGA 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档