首页
学习
活动
专区
工具
TVP
发布
社区首页 >专栏 >关于PR必须知道的几个基本术语

关于PR必须知道的几个基本术语

作者头像
Lauren的FPGA
发布2019-10-30 22:00:13
2.6K0
发布2019-10-30 22:00:13
举报
文章被收录于专栏:Lauren的FPGALauren的FPGA

1

Bottom-up Synthesis

自底向上综合方式。在Vivado下,这种综合方式其实就是指OOC(Out-of-context)综合方式。采用该综合方式,Vivado会对相应的模块生成独立的网表文件(DCP),同时,不会对模块间的跨越逻辑做优化。

2

PR (Partial Reconfiguration)

部分可重配置。部分可重配置是通过加载部分比特流文件实现修改FPGA设计中的部分逻辑功能。这意味着,除了整体设计的比特流文件之外,可重配置模块还有独立的比特流文件,也就是部分比特流文件。

3

RP (Reconfigurable Partition)

可重配置分区。对于可重配置设计,一定包含至少一个可重配置分区,所谓分区,可理解为设计中的一个模块。

4

RM (Reconfigurable Module)

可重配置模块。可重配置模块隶属于可重配置分区。为进一步说明,以下图为例。这个设计中由3个模块构成:static、count和shift。其中count和shift均为可重配置分区。count下有两个可重配置模块count_up和count_down,从而使得count可实现不同的功能。同样地,shift下有两个可重配置模块shift_left和shift_right,从而使得shift可实现不同的功能。需要注意的是,count_up和count_down文件名可以不一样,但module名(对Verilog而言)或者Entity名(对VHDL而言)一定是相同的,同样地,shift_left和shift_right亦是如此。

5

Static Logic

静态逻辑。对于设计中非可重构部分即被称为静态逻辑。如上图中的static模块即为今天逻辑。

6

Partition Pin

分区管脚。对于每个可重配置区域,都有相应的输入/输出管脚,用于连接静态逻辑与可重配置模块之间的互联。以上图为例,count分区会有相应的分区管脚,这意味着该分区下的可重配置模块count_up和count_down的输入/输出管脚必须一致。

7

Partial Bitstream

部分比特流文件。对于上图所示可重配置设计,每个RM都会产生独立的比特流文件,即为部分比特流文件。如下图所示。

本文参与 腾讯云自媒体分享计划,分享自微信公众号。
原始发表:2019-02-25,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 Lauren的FPGA 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体分享计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档