前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
工具
TVP
发布
社区首页 >专栏 >如何复用原有设计中Block的位置

如何复用原有设计中Block的位置

作者头像
Lauren的FPGA
发布2019-10-30 22:12:01
7620
发布2019-10-30 22:12:01
举报
文章被收录于专栏:Lauren的FPGALauren的FPGA

这里的Block是指Block RAM和DSP48。在有些设计中,这两者有其一或者两者均出现利用率比较高的情形,而且在某一版本中可以达到时序收敛。如果后续版本并不涉及到对Block的修改,特别是不会出现对Block RAM位宽的修改,为了达到时序收敛,一个可行的方案就是继承收敛版本的Block的布局。本质上,就是复用这些Block的位置信息。在Vivado下完成这样的操作非常简单。

Step 1

打开布线后的设计,并找到设计中的Block,这里以Block RAM为例,查找方法如下图所示,依次选择Edit -> Find,即可出现此界面。

Step 2

固定BRAM的位置。选中第一步中找到的BRAM,点击右键,选择Fix Cells即可,如下图所示。

Step 3

保存Block的位置信息。一旦固定了BRAM的位置,即可点击Vivado菜单栏内的保存按钮,这样就把BRAM的位置信息保存到了target约束文件中。一个小技巧是在保存之前创建一个新的约束文件,并把该文件设置为target约束文件,然后保存,这些信息就在该文件中,如下图所示。

实际上,上述操作均可通过Tcl脚本完成,如下图所示。

结论

对于Block RAM或DSP48利用率较高的情形,在时序收敛时,可继承其位置信息。这样,如果后续设计不牵涉到这些Block的改动,那么即可复用其位置信息,从而加速时序收敛的进程。

本文参与 腾讯云自媒体分享计划,分享自微信公众号。
原始发表:2019-01-28,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 Lauren的FPGA 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体分享计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档