DAC8562/8563深入研究学习笔记，方便V7用户手册使用，更新完毕（2020-03-27）

2、DACxx6x系列的对比：

3、封装格式以及每个引脚的作用：

AVdd ： 供电范围2.7-5.5v CLR    : 异步清除输入，下降沿有效，触发后，DAC8562输出最低电压值，DAC8563输出中间值。用户写入操作的的第24个时钟下降沿将退出清除模式，激活清除模式将终止写操作。 Din    ：串行时钟输入，每个时钟下降沿将数据写到的24bit的输入移位寄存器。 GND   :  接地端。 LDAC  :  同步模式下，数据更新发生在第24个SCLK周期的下降沿，之后伴随着SYNC的下降沿。 这种同步更新不需要LDAC，而LDAC必须永久接地，或者将命令发送到设备时保持低电平。              异步模式下，LDAC是低电平触发，用于同步DAC更新，可以编写多个单通道命令进行设置，然后在LDAC引脚上产生一个下降沿将同步更新DAC输出寄存器 SCLK  : 时钟输入端，支持50MHz。 SYNC : 低电平有效，当SYNC变为低电平时，它使能输入移位寄存器，并且数据采样在随后的时钟下降沿。 DAC输出在第24个时钟下降沿之后更新。 如果SYNC在第23个时钟沿之前变高，SYNC的上升沿将充当中断，并且DAC756x，DAC816x和DAC856x器件将忽略写序列。 VoutA  :  模拟电压输出A。 VoutB  :  模拟电压输出B。 Vrefin/Vrefout ：  双向电压参考引脚，如果内部电压基准，此引脚是输出2.5V。 4、输出电压计算公式：

5、最重要的时序图：

6、寄存器配置表：