前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
工具
TVP
发布
社区首页 >专栏 >set_max_delay被覆盖怎么办

set_max_delay被覆盖怎么办

作者头像
Lauren的FPGA
发布2020-06-10 17:41:53
1.8K0
发布2020-06-10 17:41:53
举报
文章被收录于专栏:Lauren的FPGA

约束的优先级

XDC描述的时序约束是有优先级的,尤其是涉及到时序例外的约束,如set_clock_groups、set_false_path、set_max_delay和set_multicycle_path。如果这些约束施加到同一条路径上,那么其优先级如下图所示。

对于同类型的约束,遵循的原则则是越具体的优先级越高。如下图所示,都是set_max_delay约束,且都使用了-from和-to,显然第一条约束比第二条约束更具体,因此,第一条约束优先级高于第二条约束,第二条约束将被部分覆盖。这里部分覆盖的含义是凡是从clk1到clk2的路径,都遵守最大延迟为12ns的要求,但如果设计中存在从clk1到clk3的路径,则仍然按15ns进行约束。

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2020-06-05,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 Lauren的FPGA 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档