System Generator系列之使用AXI接口和IPI（一）

在接下来的几篇中，将会介绍使用System Generator实现AXI接口，然后以IP catalog格式保存设计，再使用Vivado的IP集成环境进行设计，这时将看到在使用 AXI 接口时，IP Integrator如何通过提供连接帮助来增强你的工作效率

将分成四个步骤进行AX接口和IP集成的设计：

第一步：将查看到如何使用System Generator实现AXI接口

第二步：为System Generator生成的IP创建一个Vivado工程

第三步：在Vivado工程中创建一个IP Integrator的设计

第四步：实现设计和生成FPGA的bitstream

~Show Time~

设计开始

打开System Generator，然后直接打开提供的文件，这个复杂很多，是一个DES算法，用于数据加密/解密，由于本次设计只是为了使用System Generator实现AXI接口，并将涉及到出到Vivado IP的目录下以及在Vivado的工程中进行IP的使用，所以就不对设计文件进行具体分析，在模型文件中的空白区域有个英文的注释，对模型进行了详细的描述。

开始步入正题。

打开后的模型文件：

此设计文件，用到了很多的AXI接口，等下将会看到，先对AXI接口进行一些说明：

1、使用AXI接口允许设计被导出到Vivao IP Catalog下，然后使用IP Integrator 将其高效的集成到大型的系统中。

2、导出到IP Catalog的设计不是必须要使用AXI接口。

本次的设计使用了以下的AXI接口：

AXI4-Stream接口使用的输入端口名为s-axis_source_*，所有Gateway In和Out的信号均以相同的名字（s_axis_source_）为前缀，确保他们分配到相同接口的组别中。所有端口的后缀是为有效的AXI4-Stream接口信号名称（tready, tvalid, tlast 和 tdata）。

--类似的，AXI4-Stream接口使用的输出端口名为m_axis_dout_*。

--其余的接口使用AXI4-Lite接口，可以使用接下来的步骤进行验证；

双击Gateway的实例，decrypt（或者是其他的reset，Keys[63:32]，Keys[31:0]以及parity_err），在属性编辑界面选择Implementation这一项，Interface 选项设定的是否为AXI4-Lite，依次将讲到的所有Gate实例都检查一遍，确保接口选择的是AXI4-Lite。举例如下：

点击OK保存并关闭。

这一步骤的内容比较简单，主要就是对接口的类型做一个检查，以及对AXI做了一些说明，接下来将为IP创建一个Vivado的工程进行使用。