前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
工具
TVP
发布
社区首页 >专栏 >一道很有意思的笔试题(一)

一道很有意思的笔试题(一)

作者头像
根究FPGA
发布2020-06-29 15:30:00
4650
发布2020-06-29 15:30:00
举报
文章被收录于专栏:根究FPGA

开头,感谢各位大哥帮忙转发!最近涨粉很快,也感谢各位关注的朋友!

看到了一个interesting的题,和大家分享一下,如果大家有什么额外的见解欢迎大家公众号后台留言!

题目:

用图中的Gates实现如下表达式:new_wr_en= entry?no_mask&wr_en:wr_en,

(其中wr_en/entry/no_mask为输入信号)

首先是分析门结构:

1、 两次取反,即为原始信号:

2、对自己进行或or与操作,得到的结果仍为其本身,即为原始信号:

3、最后一次与非操作,相当于对自己进行取反操作,那么整个gates得到的结果就是一个原始输入信号的取反结果。

第二步就是就是分析:new_wr_en = entry ? no_mask&wr_en : wr_en;

设A:no_mask B: wr_en C:entry

淦!走到死胡同了~~~~

接下来的想法就是题干中的gates是不是可以拆解的?反正都做到这里了,索性就把题目改,就理解为这些gates是可以拆的,要不然为什么不叫gate呢(单数表示一个整体)?

我还一种大胆的想法,就是把两个信号捻到一起,但是查了查都说非门只能有一个输入,所以也是迫于无奈~~~

也不知道大家怎么看,可以后台留言给我~~~~谢谢~~~~

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2020-05-16,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 根究FPGA 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
目录
  • 题目:
  • 用图中的Gates实现如下表达式:new_wr_en= entry?no_mask&wr_en:wr_en,
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档