前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
工具
TVP
发布
社区首页 >专栏 >实现时钟任意比例分频 - 离散时间振荡器(DTO)的设计

实现时钟任意比例分频 - 离散时间振荡器(DTO)的设计

作者头像
碎碎思
发布2020-06-30 10:07:55
4700
发布2020-06-30 10:07:55
举报
文章被收录于专栏:OpenFPGAOpenFPGA

时钟分频在数字信号处理中是非常普遍的使用,只需一个简单的累加加法器即可实现,但是也有限制,只能实现 1/2n 的分频。

A=A+1;

2 分频=A[0];

4 分频=A[1];

剩余依次类推……

针对非 1/2 的分频,这里我们介绍一种离散时间振荡器设计(DTO),可以基 于主时钟 clock 下实现任意分频。这种方法在需要运用载波传输信号的时候通常 使用此方法。

离散时间振荡器(DTO-Discrete Time Oscillitor)在数字锁相回路中用离 散时间振荡器,可以改变振荡器振荡频率。它的核心是加法器,通过累加增量 P, 产生进位及溢出,形成一个周期性信号 fs。fs 和 P 是正比关系。

实现方式如下:

Q=Q+P

P=fs*2^n/f

Q 的最大值位 2^n,fs 为输出频率,f 为输入频率。

Q 作为一个地址查找一个已存好的的正弦波信号。fs 的精度和存储的正弦 波信号、增量 P、2^n 这三个参数有关系。按照实际需求取精度即可,不需一味 的高精度。为减少面积,实际只需存储四分之一的正弦波信号,其余的通过运算取得。

详细的文档见:

链接: https://pan.baidu.com/s/10ghIPMR3D2MwWipDtcAq-Q

提取码: ehv6

起身,仰望,额间清愁已入眼底。薄洒的酒香,肆意熏醉,蒸晕了两腮,嫣红。

本文参与 腾讯云自媒体分享计划,分享自微信公众号。
原始发表:2019-05-26,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 OpenFPGA 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体分享计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档