前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
工具
TVP
发布
社区首页 >专栏 >‘SHIT’上最全有限状态机设计研究(三)-时钟同步状态机分析2

‘SHIT’上最全有限状态机设计研究(三)-时钟同步状态机分析2

作者头像
碎碎思
发布2020-06-30 15:53:24
3870
发布2020-06-30 15:53:24
举报
文章被收录于专栏:OpenFPGAOpenFPGA

本系列主要针对有限状态机进行分析和设计,其中主要包括两部分:时钟同步状态机的分析和时钟同步状态机的设计,预计会有五篇文章进行展开,其中介绍一篇,分析和设计分别有两篇,每一部分都会有相应的实例。


时钟同步状态机分析步骤

1. Derive excitation equation from the circuit diagram (Di = …)

(分析出激励方程Di = …)

2. Derive output equation from the circuit diagram (MAX = …)

(分析出输出方程MAX = …)

3. Determine transition equation ( Q1* = …, Q0* = … )

(确定转移方程Q1* = …, Q0*= … )

substituteexcitation equations into characteristic equations

(将激励方程代入特征方程,得到下表)

4. Construct state/output table for each input/state combination, determinethe next-state values and the output values.

(为每个输入/状态组合构造状态/输出表,确定下一个状态值和输出值。)

5.Draw state diagram.

(绘制状态图)

6.Draw timing diagram(optional).

(绘制时序图,可选)

.


本文参与 腾讯云自媒体分享计划,分享自微信公众号。
原始发表:2019-02-11,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 OpenFPGA 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体分享计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
目录
  • 时钟同步状态机分析步骤
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档