前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
工具
TVP
发布
社区首页 >专栏 >一些小巧的IP

一些小巧的IP

作者头像
Lauren的FPGA
发布2020-08-13 15:54:06
6470
发布2020-08-13 15:54:06
举报
文章被收录于专栏:Lauren的FPGALauren的FPGALauren的FPGA

目前,越来越多的工程师会用到Vivado IP Integrator(IPI)。它的强大之处在于通过实例化和互连IP构建复杂的设计。现在的IPI中,不仅可以添加Vivado IP,还可以添加用户代码,使其以Block的形式出现在IPI中(IPI的设计被称之为Block Design)。同时,IPI提供的Designer Assistance功能也进一步提升了工程师的工作效率。

如前所述,IPI中可以添加各种IP,除了一些AXI接口的IP外,还有一些小巧的IP,在设计中也不可避免地会用到。

Concat

这个IP的实现的就是位拼接的功能,如下图所示。这里要将4个1bit的数据拼接为一个4bit数据。因此,Number of Ports设置为4,输入端口的位宽都设置为1。

Slice

Slice的功能正好和Concat功能相反。该IP是从一个多位宽的数据中提取1位或多位,如下图所示。输入数据是32位,现在从中取低4位,故Din From一栏填3,Din Down To一栏填0,此时Dout Width会自动更新为4。

Constant

这个IP的功能很简单,就是输出一个固定常数,位宽可定制,如下图所示。这里我们需要输出一个1bit的常数0,故Const Width设置为1,Const Val设置为0。

Utility Reduced Logic

这个IP实现的是位缩减功能,比如,对于8bit数据,其位缩减与就是各位相与,如下图所示,可支持与、或、异或。

Utility Vector Logic

该IP实现的是按位操作的逻辑运算,比如两个8bit数据按位与,如下图所示。可支持与、或、异或、取反等。如果选择取反,则只有一个输入端口。

本文参与 腾讯云自媒体分享计划,分享自微信公众号。
原始发表:2020-08-11,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 Lauren的FPGA 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体分享计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档