硅基集成的锗探测器

最近工作比较忙, 公众号更新得比较慢，请大家见谅。这一篇的主要内容是关于硅基集成的锗探测器。

Si的带隙为1.12eV, 由此可以算出Si的吸收截止波长，lambda=1.24/Eg=1.1um, 因此对于通讯波段的光，硅无法吸收。想利用硅光芯片探测通讯波段的光波，必须借助于其他材料。而能够吸收通讯波段的材料主要有InP, InGaAs和Ge, 从下图可以看出锗材料在1310和1550这两个波长的吸收系数都比较大。另外Ge的迁移率(3900 cm^2/(V*s))也比较高。

(图片来自 http://ieeexplore.ieee.org/document/5343099/)

Si和Ge的晶格常数不匹配，Si的晶格常数为5.431A, Ge的晶格常数为5.658A, 两者相差了4.18%，如下图所示。

两种晶体的个头不一样大，直接生长的话，就会出现表面起伏和位错的问题，影响Ge材料的质量，进而影响后续器件的性能。科学家们发明了很多方法在Si基上外延生长高质量的Ge。这里简单列举下一些常用的方法，具体可以参考文献1，

1）渐变缓冲层

生长SiGe合金，通过改变SiGe合金中Ge的比例，Ge的比例从0逐渐变为100%

2）低温高温法

先在低温下生长一层较薄（几十纳米）的Ge缓冲层，然后在高温条件下继续生长Ge层，并通过退火降低位错密度

3）图形衬底选区外延

在Si衬底上刻蚀出台面，然后再进行Ge的生长

目前国际上几个主要的硅光Fab都可以生长高质量的Ge。有了高质量的Ge层后，我们才可以在此基础上设计Ge探测器。

波导型的Ge探测器，根据p层、i层和n层的相对位置，可以分为lateral和vertical两种结构，如下图所示，

(图片来自 https://www.osapublishing.org/oe/abstract.cfm?uri=oe-22-9-11367)

左图为横向结构，在Ge台面不同区域进行掺杂，形成p型和n型区。p、i、n分别位于不同的水平位置处。由于两个电极在同一高度，光刻形成电极只需要一步。pin中的电场沿水平方向。该结构的探测器，暗电流较小，响应度较大。

右图为垂直结构， p、i、n区分别位于不同高度，图中p型区域不是Ge, 而是掺杂的Si。pin中的电场沿竖直方向，电场在吸收区内较均匀的分布，可以提高Ge探测器的响应速度。该结构的探测器，频率带宽较大。

如何将Si波导中的光有效耦合到Ge探测器中？通常有两种种结构，即butt coupling和evanescent coupling, 示意图如下

butt coupling方案中，Ge台面的初始位置在Si波导内，而消逝波耦合方案中，Ge台面位于Si层之上。

两种结构相比，butt coupling的耦合效率较低，频率带宽较大，而消逝波耦合的方式，耦合效率较大，响应度较低。

目前Si基集成的pin型Ge探测器，响应度可以到1A/W, 暗电流在1nA左右，带宽可以达到50G以上。

最后贴一张Intel Ge探测器的示意图，有一个整体的认识。

（图片来自 http://sites.ieee.org/sfbanano/files/2015/08/Ieee_Si_photonics_may19_2009.pdf）

最后来一句鸡汤，工作再忙，也不能停下前行的脚步。

文章中如何有任何错误和不严谨之处，还望不吝之处！欢迎大家留言讨论。

参考文献：

1. H. Ye, and J. Yu, Germanium epitaxy on silicon, Sci. Technol. Adv. Mater. 15 ,024601 (2014)