时钟数据恢复CDR简介

上周调研了光模块中的跨阻放大器TIA，今天主要调研下光模块中另一个重要的电芯片---CDR。

CDR的英文全称是Clock and Data Recovery, 即时钟数据恢复。顾名思义，CDR的主要功能是：1）为接收器端各电路提供时钟信号，2）对接收到的信号进行判决，便于数据信号的恢复与后续处理。

光信号经过一定距离的传输后，其波形会发生一定程度的失真。由于并没有时钟信号伴随光信号一起传输，接收端接收到的信号是一个个长短不一的脉冲，如下图所示。如果不对这些脉冲信号进行处理，就无法得到想要传输的数据。

(图片来自http://web.mit.edu/6.02/www/s2009/handouts/labs/lab1.shtml)

时钟恢复的主要方式有锁相环（phase-locked loop，简称PLL）方式。PLL方式基于反馈原理，对压控振荡器(输出信号频率受外部电压控制)的输出信号与参考信号（即接收器端接收到的信号）的相位误差进行比较，产生对应的相位误差电压，使得压控振荡器的频率与信号速率一致，压控振荡器输出所需的时钟信号，示意图如下，

（图片来自 https://en.wikipedia.org/wiki/Phase-locked_loop）

PLL电路主要由三个器件构成，分别是鉴相器（phase detector）、环路滤波器（loop filter）和压控振荡器（voltage controlled oscillator，简称VCO）。常用的鉴相器为边沿触发型，即edge detector, 通过比较两个输入信号的边沿来进行相位的探测。由于鉴相器输出的电压为交流信号，并不能直接控制VCO，需要通过环路滤波器对电压信号进行滤波处理。环路滤波器主要滤掉电压信号中的高频成分，得到VCO的控制电压，进而改变VCO输出信号的频率。

在光学中，也有类似的结构，称为光学锁相环（OPLL）, 可以使得本振光频率与信号光频率一致，从而实现不同光波之间的相位同步。

利用PLL, 得到正确的时钟信号后，就可以对接收到的信号进行采样，进而恢复数据信号，得到01序列， 如下图所示，

（图片来自 https://en.wikipedia.org/wiki/Carrier-Suppressed_Return-to-Zero）

光模块接收端的信号过程，如下图所示：信号到达接收端后，被探测器检测到，产生微弱的电流，TIA对该电流进行放大，产生电压脉冲信号，进而CDR对电压信号进行处理，得到时钟信号，并恢复所需传输的数据信号。

以上是对CDR的简单介绍，CDR芯片也是光模块中非常重要的电芯片，关乎到高速通信中接收信号的质量。对于其具体的电路实现，这里就不做详细介绍了。

文章中如果有任何错误和不严谨之处，还望大家不吝指出！