前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
工具
TVP
发布
社区首页 >专栏 >AXI-4 Lite与AXI-4 Memory Mapped接口协议有什么区别?

AXI-4 Lite与AXI-4 Memory Mapped接口协议有什么区别?

作者头像
Lauren的FPGA
发布2020-09-10 16:46:18
2K0
发布2020-09-10 16:46:18
举报
文章被收录于专栏:Lauren的FPGALauren的FPGA

上期内容:深入理解AXI-4 Memory Mapped 接口协议

AXI-4 Lite可以看作是AXI-4 Memory Mapped的子集,从下面的示例图中就可见一斑。最直接的体现是AXI-4 Lite的突发长度是固定值1。

AXI-4 Lite的接口信号如下图所示。同样都是5个独立通道,但由于突发长度被限制为1,使得某些信号不再需要,例如ARLEN和AWLEN就不再需要了,因为两者均为0,同时用于显示突发类型(Burst Type)的ARBURST和AWBURST、表明一笔数据交易的最后一个有效数据WLAST和RLAST均不再需要了。此外,AXI-4 Lite要求数据位宽必须是32-bit或64-bit,故ARSIZE和AWSIZE也不再需要了。

就数据传输机制而言,AXI-4 Lite和AXI-4 Memory Mapped是一致的,每个通道都有相应的VALID和READY信号对。

这里我们给出一个仿真波形供大家参考,以便理解AXI-4 Lite接口协议。

写地址通道

写数据通道

写响应通道

读地址通道

读数据通道

本文参与 腾讯云自媒体分享计划,分享自微信公众号。
原始发表:2020-09-08,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 Lauren的FPGA 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体分享计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档