FPGA学习altera系列: 第四篇 工程打开方式以及新建verilog文件细节操作

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。

今天给大侠带来“FPGA学习系列altera"系列，持续更新。

此学习心得是本人之前所写，所用设计软件为 Quartus II 13.1，现Quartus II 新版本已更新到19+，以下仅供初学者学习参考。后续会更新其他系列，敬请关注。话不多说，上货。

我们用 Quartus II 进行FPGA设计，就必须在 Quartus II 工程里面进行操作，否则一些将是徒劳的。那么我们新建好的工程，怎么打开呢？有如下几种方式：

打开工程的三种方式：

一、 找到工程文件，然后双击。

一定要注意，红色箭头所指向的才是工程文件，只有双击它，我们才能工程。

二、 在Quartus II 打开工程。

1. 点击file，选择open project。

注意：很多小伙伴使用quartus ii 进行设计时，不打开工程，而是直接选择open，打开了verilog文件，这种做法是错误的。导致无法编译、无法进行后续的设计。

2. 找到工程文件，点击打开。

三、 在file—recent projects中找到最近打开的工程。

通过上述的三种方法都可以成功打开我们新建好的工程，界面如下：

打开工程以后，我们就可以进行后面的设计了。如果大家新建工程完成之后，没有关闭软件，那么就不必再一次打开工程了。

新建verilog文件

新建完工程或者打开之前建好的工程后，我们就可以去设计fpga电路了。可是，对于眼前的界面，我们好像找不到可以编写代码的区域。界面如下：

Quartus II 软件是altera 公司的编译软件，支持所有的altera公司的芯片。同时， Quartus II 软件也是 FPGA 的设计软件，所以也支持任何一种硬件描述语言（HDL），例如：AHDL、VDHL、Verilog HDL等等。

在《FPGA学习系列之altera系列》中，笔者选择的硬件描述语言为：Verilog HDL，Verilog的一些语法请参考《FPGA学习系列之altera系列 第五篇 Verilog基础语法》。

Quartus II 软件支持很多的硬件描述语言，那么各种语言是不是用同一种文件呢？答案是否定的，下面我们来新建用来写verilg 语言的文件。

点击file – new打开新建界面。

或者直接点击快捷操作：（不推荐初学者使用）

上述两种方法都可以直接打开新建界面如下：

在这个界面里，我们了解到， Quartus II 可以新建很多类型的文件，例如：AHDL文件、VDHL文件、Verilog HDL文件等等。我们选择verilog HDL File，然后点击 OK。界面如下：

找到了编辑区，我们终于可以去编写代码了。但是，笔者不建议直接去编写代码，而是应该先去保存文件。点击file--save as，界面如下：

笔者建议要把设计文件放到工程的文件夹下，否则容易找不到设计文件被放到那里（以后的篇幅，都是将设计文件放到了工程的文件夹里）。

找到工程的文件夹，点击“保存”。界面如下：

如果公司或者个人习惯不愿意将设计文件和工程放到一起，那么点击保存后，界面如下：

在文件名字的前面会有一定的路径。但是，这种做法不会影响后续的任何操作，大家可以放心使用。

备注：如果有已经按照笔者的第一种方式保存了文件，然后又用第二种方式保存了文件，那么需要大家移除一个设计文件，否则将会在后续的操作中出错，步骤如下：

1. 关闭所有设计文件。

2. 点击 files。

3. 选中想要移除的文件，左键移除。

4. 然后双击打开设计文件进行设计。

有了代码的编辑区，我们就可以按照自己的设计思路来设计硬件电路了。

持续更新，敬请关注。

END

制作人：郝旭帅