前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
工具
TVP
发布
社区首页 >专栏 >使用LativeLink时,DO文件编制步骤

使用LativeLink时,DO文件编制步骤

作者头像
FPGA技术江湖
发布2020-12-30 14:59:53
5530
发布2020-12-30 14:59:53
举报
文章被收录于专栏:FPGA技术江湖
大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢。

今天和大侠简单聊聊使用LativeLink时,DO文件编制步骤,话不多说,上货。

端午安康

1. 按照LativeLink方式,在QuartusII中点击[EDA RTL Simulation]或[EDA Gate level Simulation];

2. 在ModelSim的Sim窗口中,选择添加下层模块的信号;

3. 修改信号的显示格式;

4. 保存信号波形:点击[File]-[Save Format...]或者点击存盘图标,保存为”wave_<命名>.do”;

5. 打开LativeLink生成的do文件:点击[File]-[Open]或点击“Open”图标,类型修改为do,打开“<工程名>_run_msim_gate_verilog.do”或“<工程名>_run_msim_rtl_verilog.do”;

6. 修改其中的“add wave *”为“do wave_<命名>.do”;

7. 另存该do文件:点击[File]-[Save As...],另外起名为“f.do”;

8. 在“Transcript”窗口的命令提示符>下试运行该do文件:> do f.do。

前仿时,在QuartusII中修改后,保存后,在ModelSim中运行该do文件即可。

后仿时,代码部分在QuartusII中修改后,需要重新全编译;Testbench修改后,保存即可。

END

后续会持续更新,带来Vivado、 ISE、Quartus II 、candence等安装相关设计教程,学习资源、项目资源、好文推荐等,希望大侠持续关注。

大侠们,江湖偌大,继续闯荡,愿一切安好,有缘再见!

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2020-06-26,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 FPGA技术江湖 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档