【日更计划122】数字IC基础题-功耗

上期答案

[336] 什么是静态功耗？它与哪些参数有关？

静态功耗是电路中没有开关活动时消耗的功耗。它是漏电功耗。例如：打开电路时，由于电流流动，电池开始漏电。

其中，

是电源电压，

是流过器件的总电流。

[337] 什么是多电压域？为什么要使用它？

多电压域是一种低功耗技术，它在设计中使用多个电压域。在此，它的目标是针对所需性能优化功耗。电压越高，电路速度越快（性能越高），但功耗也越高（因为动态功耗(

)与

成正比）。在某些设计中，设计的只有几个部分可能需要以较高的频率运行，而其他部分可以较低的频率运行。在这种情况下，给低频率部分提供低电压，从而减小功耗。

[338] 什么是“动态电压频率调节”(DVFS)？何时使用？

动态电压频率调节是一种低功耗设计技术，通过动态调整频率降低功耗。在DVFS中，工作频率或电压以某种方式进行调节，使得设计在正常运行的同时使用最小的频率或电压。这个过程发生在设计的运行过程中，因此称为“动态”。传统的低功耗方法中，设计以工作频率运行，然后在空闲时关闭电源来进行定期调度。DVFS技术利用了CMOS芯片的特性：CMOS芯片的能量消耗正比于电压的平方和时钟频率。DVFS技术是以延长任务执行时间为代价来达到减少系统能量消耗的目的，体现了功耗与性能之间的权衡。可以通过减少时钟频率来降低通用处理器功耗的。然而，仅仅降低时钟频率并不节约能量，因为性能的降低会带来任务执行时间的增加。调节电压需要以相同的比例调节频率以满足信号传播延迟要求。然而不管是电压调节还是频率调节，都会造成系统性能的损失，并增加系统的响应延迟。

为了尽量减少可感知的系统性能负面影响同时又能最大程度地降低系统能耗，策略必须估计未来的工作负载并选择最合适的频率。准确地预测未来的工作负载对广泛使用的策略是至关重要的。预测错误可能会导致设置的频率太高降低节省能耗，或设置频率过低造成系统响应延迟过高。所以，要想降低功耗，需要选择合适的供电电压和时钟频率。

所以安全的调节机制是：

• 当需要提升功率时，应先提升供电电压，然后提升时钟频率。
• 当需要降低功率时，应先降低时钟频率，再降低供电电压。

制定调整策略前，需要先找出系统中的耗电大的部件，如CPU、GPU、DSP等硬件算法加速模块（结合逻辑规模）；然后统计出这些模块的负载情况，基本的策略当然是工作负载增加则升频升压，工作负载降低则降频降压。工作负载的粗略模型是在一个时间窗口内，统计模块工作的时间长度，设定不同阈值，高阈值对应高电压高频率，低阈值对应低电压低频率。每次统计值穿过阈值边界，触发DVFS转换。

[339] 什么是UPF？

其主要是由Synopsys推出的专门用于描述电路电源功耗意图的一种语言标准，它是Tcl语言的扩展，并且现在已经成为IEEE-1801标准且被三大EDA厂商（Synopsys、Cadence、Mentor）支持。传统的数字芯片设计均是采用Verilog或者VHDL语言对电路进行描述，但是这种方式描述出的电路并没有包含任何的芯片的供电网络信息，这会导致后续的流程如功耗验证和后端实现很难处理或者极易出错。UPF标准正好可以很好的解决这个问题，因为UPF标准本身包含了大量的用于描述电源网络的Tcl命令，直接使用这些命令可以很方便的创建电源域和功耗控制的特殊单元等，用UPF编写的统一功耗格式文件不仅可以在RTL级，同时还可以被后端工具使用，这在一定意义上保证了整个芯片设计过程中功耗流程的一致性，在后端工具进行处理之后也会生成相应的UPF文件，此时前端工具可以使用该UPF文件对网表进行Power仿真分析

[340] 什么是Power Aware Simulation，它的重要性体现在什么地方？

Power Aware Simulation意味着在RTL或GLS级别上对Power Down和Power Up行为进行建模。Power Aware Simulation的重要性体现在：

1. 在设计周期的早期就必须找到与电源相关的RTL / Spec的错误。与电源有关的严重错误可能导致芯片无法正常工作。
2. 电源管理至关重要，现代的ASIC / SoC设计都具有为电源管理而专门的重要逻辑。

本期题目

[341] 电源域的意思是？

[342] 什么是亚稳态？亚稳态是如何产生的？它有什么影响？

[343] 如何避免亚稳态？

[344] 同步器的构成是怎样的？

[345] 什么是时钟门控？

正确答案将在下一期公布，或者到下面的文章获取答案