开发者社区

文档建议反馈控制台

最新优惠活动

文章/答案/技术大牛

发布

社区首页 >专栏 >日常记录（10）SystemVerilog

日常记录（10）SystemVerilog

嘘、小点声

发布于 2021-12-16 16:43:47

2140

发布于 2021-12-16 16:43:47

举报

文章被收录于专栏：嘘、小点声嘘、小点声

仿真时间段

SystemVerilog仿真时将这个时刻划分成一个时间段。

Active（TRL设计代码活动）、Observerd（断言执行）、Reactive（验证平台执行）、Postpone（采样信号）

program

pragram语句块执行验证代码。将验证平台和待测设计分开。在不同时间域执行，降低竞争。

完整测试平台

本文参与腾讯云自媒体分享计划，分享自作者个人站点/博客。

原始发表：2021-12-14 ，如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自作者个人站点/博客前往查看

如有侵权，请联系 cloudcommunity@tencent.com 删除。

本文参与腾讯云自媒体分享计划，欢迎热爱写作的你一起参与！

评论

登录后参与评论

0 条评论

热度

最新

LV.

目录

仿真时间段
program
完整测试平台

相关产品与服务

腾讯云服务器利旧

云服务器（Cloud Virtual Machine，CVM）提供安全可靠的弹性计算服务。您可以实时扩展或缩减计算资源，适应变化的业务需求，并只需按实际使用的资源计费。使用 CVM 可以极大降低您的软硬件采购成本，简化 IT 运维工作。

精选特惠用云无忧