前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
社区首页 >专栏 >想学习高速ADC/DAC/SDR项目这个项目你不得不理解

想学习高速ADC/DAC/SDR项目这个项目你不得不理解

作者头像
碎碎思
发布于 2022-03-11 07:06:29
发布于 2022-03-11 07:06:29
1.1K00
代码可运行
举报
文章被收录于专栏:OpenFPGAOpenFPGA
运行总次数:0
代码可运行

优秀的 Verilog/FPGA开源项目介绍(十八)- ADI官方项目

官网

❝https://wiki.analog.com/resources/fpga/

github

❝https://github.com/analogdevicesinc/hdl

HDL 参考设计

Analog Devices Inc.用于各种参考设计和原型系统的 HDL 库和项目。该存储库包含 HDL 代码(Verilog 或 VHDL)以及使用 Xilinx 和 Intel 工具链创建和构建特定 FPGA 示例设计所需的 Tcl 脚本

相关项目如下:

...

❝https://wiki.analog.com/resources/fpga/docs/hdl

......

入门

该存储库支持基于Intel 和 Xilinx FPGA 开发板或独立的不同Analog Devices 板的参考设计。

开发环境

Vivado 设计套件

或者

Quartus Prime 设计套件

如何建立一个项目

要构建项目(生成比特流),必须使用GNU Make 工具。如果是 Windows 用户,请查看此页面(https://wiki.analog.com/resources/fpga/docs/build#windows_environment_setup),了解如何安装此工具。

要构建项目,请检查最新版本,然后只需cd到要构建的项目并运行 make:

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
 [~]cd projects/fmcomms2/zc706
 [~]make
 

可以在以下链接下找到更全面的构建指南:https ://wiki.analog.com/resources/fpga/docs/build

软件

一般来说,所有项目都没有操作系统(裸机)和 Linux 支持。有关详细信息,请参阅无操作系统(https://github.com/analogdevicesinc/no-OS)或Linux(https://github.com/analogdevicesinc/Linux)。

总结

今天只介绍了一个项目,但是这个项目里包含了数十个项目,对于哪些想学习官方代码,学习一些高速接口,JESD204B等,这个项目是你入门及进阶的“阶梯”。这个项目是ADI官方维护的,同时大部分项目硬件也是开源的(一些FPGA的硬件设计也可以参考这个),国内很多相关的平台基本都是从这个项目过渡过去的。这个项目也支持很多相关官方的开发板(ZC702、ZC706等等)所以这个项目是你学习高速ADC、DAC和SDR的不可多得的项目。

最后,还是感谢各个大佬开源的项目,让我们受益匪浅。后面有什么感兴趣方面的项目,大家可以在后台留言或者加微信留言,今天就到这,我是爆肝的碎碎思,期待下期文章与你相见。

优秀的 Verilog/FPGA开源项目介绍(十七)- AXI

优秀的 Verilog/FPGA开源项目介绍(十六)- 数字频率合成器DDS

优秀的 Verilog/FPGA开源项目介绍(十四)- 使用FPGA实现LeNet-5 深度神经网络模型

优秀的 Verilog/FPGA开源项目介绍(十三)- I2C

优秀的 Verilog/FPGA开源项目介绍(十二)- 玩FPGA不乏味

优秀的 Verilog/FPGA开源项目介绍(十一)- SPI/SPI FLASH/SD卡

优秀的 Verilog/FPGA开源项目介绍(十)- H.264和H.265

优秀的 Verilog/FPGA开源项目介绍(九)- DP(增改版)

优秀的 Verilog/FPGA开源项目介绍(八)- HDMI

优秀的 Verilog/FPGA开源项目介绍(七)- CAN通信

优秀的 Verilog/FPGA开源项目介绍(六)- MIPI

优秀的 Verilog/FPGA开源项目介绍(五)- USB通信

优秀的 Verilog/FPGA开源项目介绍(四)- Ethernet

优秀的 Verilog/FPGA开源项目介绍(三)- 大厂的项目

优秀的 Verilog/FPGA开源项目介绍(二)-RISC-V

优秀的 Verilog/FPGA开源项目介绍(一)-PCIe通信

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2022-02-21,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 OpenFPGA 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
暂无评论
推荐阅读
编辑精选文章
换一批
优秀的 Verilog/FPGA开源项目介绍(十四)- 使用FPGA实现LeNet-5 深度神经网络模型
LeNet-5:是Yann LeCun在1998年设计的用于手写数字识别的卷积神经网络,当年美国大多数银行就是用它来识别支票上面的手写数字的,它是早期卷积神经网络中最有代表性的实验系统之一。
碎碎思
2022/01/10
1.8K0
优秀的 Verilog/FPGA开源项目介绍(十四)- 使用FPGA实现LeNet-5 深度神经网络模型
AD936x+ZYNQ搭建OpenWIFI
之前推荐过GitHub上优秀的开源项目《Github 上有哪些优秀的 VHDL/Verilog/FPGA 项目》,OpenWIFI作为通信领域的“翘楚”,自然很多人都会拿来学习,这篇文章就和大家分享一下利用ZYNQ(需ZYNQ010以上芯片)+AD936X搭建一个低成本的OpenWIFI。
碎碎思
2021/06/10
2.6K0
优秀的 Verilog/FPGA开源项目介绍(一)-PCIe通信
今天开始会陆续介绍一些优秀的开源项目,项目基本都是和FPGA或HDL相关的。对于一些找工作或者急需项目经验的人来说,这些项目都有一定的参考价值。
碎碎思
2021/10/18
3.8K0
优秀的 Verilog/FPGA开源项目介绍(一)-PCIe通信
FPGA有哪些优质的带源码的IP开源网站?
FPGA 项目使用一种称为 Verilog 的语言,您需要学习它才能理解项目。但是通过此处显示的示例以及其他可用的在线资源,这并不太难。
碎碎思
2023/08/30
8280
FPGA有哪些优质的带源码的IP开源网站?
优秀的 Verilog/FPGA开源项目介绍(十七)- AXI
AMBA总线是ARM研发的(Advanced Microcontroller Bus Architecture)提供的一种特殊的机制,可以将RISC处理器集成在其他IP芯核和外设中,它是有效连接IP核的“数字胶”,并且是ARM复用策略的重要组件。
碎碎思
2022/03/11
6.5K1
优秀的 Verilog/FPGA开源项目介绍(十七)- AXI
优秀的 Verilog/FPGA开源项目介绍(十六)- 数字频率合成器DDS
直接数字频率合成技术(Direct Digital Synthesis,DDS)是一种从相位概念出发直接合成所需要的波形的新的全数字频率合成技术,该技术具有频率分辨率高、频率变化速度快、相位可连续性变化等特点,在数字通信系统中被广泛采用,是信号生成的最佳选择。
碎碎思
2022/03/11
2.9K0
优秀的 Verilog/FPGA开源项目介绍(十六)- 数字频率合成器DDS
优秀的 Verilog/FPGA开源项目介绍(十九)- 浮点运算器(FPU)
浮点运算器(英文:floating point unit,简称FPU)是计算机系统的一部分,它是专门用来进行浮点数运算的(CPU中也叫ALU)。
碎碎思
2022/04/14
6.5K0
优秀的 Verilog/FPGA开源项目介绍(十九)- 浮点运算器(FPU)
优秀的 Verilog/FPGA开源项目介绍(六)- MIPI
带有DPHY的专用FPGA。目前国内一些FPGA厂商是有的,如高云的FPGA是有自带DPHY(小蜜蜂家族),xilinx的UltraScale系列 支持MIPI D-PHY接口,Altea/Intel、Lattice等最新系列FPGA也是具有这一接口的。
碎碎思
2021/11/17
4.6K0
优秀的 Verilog/FPGA开源项目介绍(六)- MIPI
Verilog常用可综合IP模块库
优秀的 Verilog/FPGA开源项目介绍(十九)- Verilog常用可综合IP模块库
碎碎思
2022/03/11
1.7K0
Verilog常用可综合IP模块库
优秀的 Verilog/FPGA开源项目介绍(三十七)- MATH库
数字信号处理( Digital Signal Processing)技术广泛地应用于通信与信息系统、信号与信息处理、自动控制、 雷达、军事、航空航天、医疗、家用电器等许多领域。DSP 技术可以快速地对采集的信号进行量化、变换、滤波、估值 、增强、压缩、识别等处理,以得到符合需要的信号形式。而用FPGA进行数字信号处理的核心就是数学运算,今天介绍几个和FPGA进行数学运算的相关开源项目。
碎碎思
2023/08/30
1.2K0
优秀的 Verilog/FPGA开源项目介绍(三十七)- MATH库
优秀IC/FPGA开源项目 [一]
OpenTitan 将使企业、平台提供商和芯片制造商的硅 RoT 设计和实现更加透明、可信和安全。OpenTitan 作为一个协作项目由 lowRISC CIC 管理,以生产高质量的开放 IP 以作为全功能产品的实例化。该存储库的存在是为了实现参与 OpenTitan 项目的合作伙伴之间的协作;
数字芯片社区
2022/09/19
2.5K0
优秀IC/FPGA开源项目 [一]
FPGA和外围接口-第一章 爱上FPGA(1.4 FPGA开源网站和论坛))
在这里感谢网上各位大神和前辈的指导资料,在此一一谢过,本系列文章主要是以交流和学习为主,欢迎各位转载,转载请注明下出处,谢谢!
碎碎思
2020/06/30
9990
手把手教你在FPGA上搭建一个ARM Cortex-M3软核
上一篇文章介绍了ARM DesignStart计划,其中提到了Cortex-M1/M3 DesignStart FPGA版本,支持Xilinx和国产Gowin平台,本篇文章将手把手教你如何基于ARM DesignStart计划,在FPGA上搭建一个Cortex-M3软核处理器,以Xilinx Artix-7™系列FPGA为例,介绍如何定制一颗ARM Cortex-M3 SoC软核,并添加GPIO和UART外设,使用Keil MDK环境开发应用程序,Jlink下载、调试ARM程序,最终的实现效果是LED闪烁,串口输出Hello World信息。
单片机点灯小能手
2022/04/06
4K0
手把手教你在FPGA上搭建一个ARM Cortex-M3软核
优秀的 Verilog/FPGA开源项目介绍(七)- CAN通信
ISO11898 定义了通信速率为 125 kbps~1 Mbps 的高速 CAN 通信标准,属于闭环总线,传输速率可达1Mbps,总线长度 ≤ 40米。
碎碎思
2021/11/17
2.1K0
优秀的 Verilog/FPGA开源项目介绍(七)- CAN通信
FPGA Xilinx Zynq 系列(八)Zynq 设计指南( 如何使用?) 之 ISE 和 Vivado 设计套件​
今天给大侠带来FPGA Xilinx Zynq 系列第八篇,本篇内容目录简介如下:
FPGA技术江湖
2020/12/30
1.2K0
如何学习FPGA「建议收藏」
PS:笔者强烈建议诸位注册一个EETOP的账号,每天签到或者发贴、回贴就有积分了,里面的资源非常丰富,各种软件、资料都能找到。
全栈程序员站长
2022/08/18
8560
优秀的 Verilog/FPGA开源项目介绍(十二)- 玩FPGA不乏味
Hello,大家好,之前给大家分享了大约一百多个关于FPGA的开源项目,涉及PCIe、网络、RISC-V、视频编码等等,这次给大家带来的是不枯燥的娱乐项目,主要偏向老的游戏内核使用FPGA进行硬解,涉及的内核数不胜数,主要目标是高的可实现性及复现性。
碎碎思
2021/12/24
3.7K0
优秀的 Verilog/FPGA开源项目介绍(十二)- 玩FPGA不乏味
FPGA Xilinx Zynq 系列(九)Zynq 设计指南 之 开发板简介
今天给大侠带来FPGA Xilinx Zynq 系列第九篇,本篇内容目录简介如下:
FPGA技术江湖
2020/12/30
3.2K0
FPGA Xilinx Zynq 系列(十七)教育、研究和培训
今天给大侠带来FPGA Xilinx Zynq 系列第十七篇,教育、研究和培训,本篇内容目录简介如下:
FPGA技术江湖
2020/12/30
1.2K0
为你的FPGA设计加加速,NIC、Router、Switch任意实现
《优秀的IC/FPGA开源项目》是新开的系列,旨在介绍单一项目,会比《优秀的 Verilog/FPGA开源项目》内容介绍更加详细,包括但不限于综合、上板测试等。两者相辅相成,互补互充~
碎碎思
2023/08/30
7290
为你的FPGA设计加加速,NIC、Router、Switch任意实现
推荐阅读
相关推荐
优秀的 Verilog/FPGA开源项目介绍(十四)- 使用FPGA实现LeNet-5 深度神经网络模型
更多 >
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档