嵌入式技术栈之spi协议的时序

下面图片摘自网络。

CPOL就是决定SCLK这个时钟信号线，在没有数据传输的时候的电平状态。

CPOL=0：空闲状态时，SCLK保持低电平

CPOL=1：空闲状态时，SCLK保持高电平

CPHA就是决定数据位传输是从第一个时钟(SCLK)边沿开始，还是第二个从二个时钟(SCLK)边沿开始。

CPHA=0：数据从第一个时钟(SLCK)边沿开始采集

CPHA=1：数据从第二个时钟(SLCK)边沿开始采集

1.模式0(CPOL=0，CPHA=0)

模式0特性：

CPOL = 0：空闲时是低电平，第1个跳变沿是上升沿，第2个跳变沿是下降沿

CPHA = 0：数据在第1个跳变沿（上升沿）采样

2.模式1(CPOL=0，CPHA=1)

模式1特性：

CPOL = 0：空闲时是低电平，第1个跳变沿是上升沿，第2个跳变沿是下降沿

CPHA = 1：数据在第2个跳变沿（下降沿）采样

3.模式2(CPOL=1，CPHA=0)

CPOL = 1：空闲时是高电平，第1个跳变沿是下降沿，第2个跳变沿是上升沿

CPHA = 0：数据在第1个跳变沿（下降沿）采样

4.模式3(CPOL=1，CPHA=1)

CPOL = 1：空闲时是高电平，第1个跳变沿是下降沿，第2个跳变沿是上升沿

CPHA = 1：数据在第2个跳变沿（上升沿）采样