Synopsys 系列工具

1 Synopsys 系列工具包含

2 Library Compiler

任何ASIC设计的核心都包含一组逻辑单元的工艺库，库可以包含每个单元的功能描述、时序、面积及其他相关信息。在转换为可被Synopsys应用程序使用的格式前，Library Compiler（LC）会分析文本信息的完整性与正确性。

可以在命令行输入lc_shell启动，LC的功能在dc_shell中也可以使用。

3 Design Compiler和Design Vision

Synopsys Design Compiler（DC）和Design Vision（DV）构成一套功能强大的逻辑综合工具，根据设计规范和时序约束，提供最佳的门极综合网表。除了高层次综合能力，还包含一个静态时序分析引擎，提供FPGA综合和links-to-layout（LTL)解决方案。

可以在命令行输入dc_shell进入DC，也可以输入design_vision进入DV，DV是DC的图形化版本，也可以使用命令dc -gui进入。

4 Physical Compiler

Physical Compiler（PhyC）是DC的一个超集。除了包含DC全部的综合和优化功能，还提供了根据设计的时序和/或面积约束同时优化放置单元的能力。

5 PrimeTime

PrimeTime（PT）是Synopsys的签约级、全芯片、门级静态时序分析工具。它是一个独立运行的工具，可以通过命令行输入pt_shell进入。 PrimeTime（PT）是Synopsys的sign-off quality的静态时序分析工具。PrimeTime可以集成于逻辑综合和物理综合的流程，让设计者分析并解决复杂的时序问题，并提高时序收敛的速度。

6 DFT Compiler

DFT Compiler（DFTC）是包含在DC全套工具中的测试插入工具，用于向设计中插入DFT特征，如扫描插入和边界扫描，可以直接在dc_shell中调用所有指令。

6.1. 关键性功能

DFT Compiler及DFTMAX 工具提供以下功能: · 一步到位的测试综合，即一次性完成所有扫描单元的连接。 · 综合流程中RTL级和门级代码的DFT设计规则检查 · 快速的扫描综合 · DFTMAX 扫描压缩 · 分层次的扫描综合(标准扫描和压缩扫描) · 测试点插入(Test point insertion) · 自动修复DFT违例(AutoFix) · 基于位置的扫描排序 · 基于时序的扫描排序

6.2. 关键性优势

DFT Compiler可使你快速精确地计算可测性并在设计周期早期解决任何测试问题。RTL测试设计规则检查可帮你写出在one-pass测试综合环境中易于综合的RTL代码。DC环境中测试的整合可保证可预测的时序收敛并实现扫描设计的物理优化。 下面简单列一下DFT Compiler的优势: · 在综合流程中提供透明的DFT实现 · 在设计周期早期计算RTL代码的可测性 · 在设计周期后端删除不可测性 · 实现的可测的时序、功率、及测试同时发生的信号完整性收敛

7 Formality

Formality是Synopsys的形式验证工具，是一种逻辑等价检测工具，以检查设计的RTL和门级网表描述是否代表相同的设计。是否DC将部分逻辑消除了。

版权归原作者所有，如有侵权，请联系删除。

‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ END ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧