前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
工具
TVP
发布
社区首页 >专栏 >AIE(20)—Packet Switching(2)

AIE(20)—Packet Switching(2)

作者头像
Lauren的FPGA
发布2022-08-23 19:08:54
3930
发布2022-08-23 19:08:54
举报
文章被收录于专栏:Lauren的FPGALauren的FPGA

实际应用packet switching时,数据由PL侧生成通过PL Interface传递给AIE Kernel。这就要求PL侧需要按照packet的格式发送数据。

如下图所示,PL侧有4个数据源MM2S,产生4个数据流。这4个数据流由packet sender打包成一个数据流经一个PLIO channel进入AIE Array,再由pktsplit解复用器分发到4个相应的AIE Kernel。

Packet sender由两部分构成。第一部分用于生成packet header,第二部分则是将4路数据分时发送到PLIO stream上。本质上就是分时复用一个PLIO channel。如下图所示。

再看packet receiver。Packet receiver收到的是一个打包好的数据流,因此,它需要根据packet header提供的信息将数据分发到不同的stream上。具体代码如下图所示。

无论是packet sender还是packet receiver,都需要获知packet ID和stream的对应关系,这可由packet_ids_c.h文件获取,如上述代码中的深蓝色方框所示。这个文件是在AIE编译完之后生成的。因此,一旦AIE侧发生改变就需要重新编译生成此文件。

Copyright @ FPGA技术驿站

转载事宜请私信 | 获得授权后方可转载

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2022-08-11,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 FPGA技术驿站 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档