低功耗设计方法--频率与电压缩放案例

低功耗设计方法--频率与电压缩放案例

• DVFS案例

DVFS 最常用于处理器系统。图 9-5 显示了为电压缩放和电源门控分区的缓存 CPU 的示例。在电源门控期间，CPU 断电，VDDRAM 设置为较低的保持电压。在电压调整期间，同时调整 RAM 和 CPU 逻辑域的电源以确保关键路径上没有差分电压或时序问题。在这种情况下，跨 CPU 存储器接口仅需要隔离钳位而不需要电平转换器。钳位允许缓存存储器被隔离，而不是在断电期间丢失状态。

CPU 和芯片的其余部分之间需要电平转换器。在断电期间，高速缓存的时钟也必须被钳制。这意味着与 CPU 相比，缓存会有额外的时钟延迟。在时钟树综合期间，我们必须补偿这个额外的延迟并实现平衡的时钟网络。

上述分区适用于130nm及以上。在 130nm 以下，存储器的电压缩放余量很小或没有余量，因此更实用的设计如图 9-6 所示。

在此设计中，高速缓存在操作期间使用固定的高电压。（在断电期间，它可以设置为较低的保持电源电压）。只有 CPU 是电压缩放的。因此，我们需要在 CPU 和缓存之间以及在其他 CPU 接口上使用电平转换器。此外，CPU 的所有输出都必须具有隔离钳位以支持电源门控。

现在 CPU 和高速缓存在不同的电源电压下运行，高速缓存存储器的时钟频率和延迟必须与 CPU 电源电压成比例。在这种情况下，高速缓存的时钟使用 VDDCPU 域中的标准时钟树进行缓冲以反映延迟缩放，然后通过电平转换器接口导出到 RAM。

• AVS案例

迄今为止描述的电压缩放技术是“开环”技术。确定频率/电压值对时需要有足够的余量，以保证在整个最佳和最差情况硅工艺和温度范围内的操作。

在自适应电压缩放中，在电压缩放电源和 SoC 上的延迟感应性能监视器之间实现了一个闭环反馈系统。片上性能监视器不仅可以查看片上提供的实际电压，还可以了解硅片是慢速、典型还是快速，以及周围硅片温度的影响。

再次以缓存 CPU 为例，自适应缩放跟踪将通过电压缩放逻辑实现，如图 9-7 所示。

性能监视器应与其正在监控的 IP 紧密集成以获得最佳跟踪，对于大型电压缩放子系统可能存在共同分析的分布式性能监控块的数量—最差的传感器是关键的反馈元件。性能监视器与电源控制器通信，电源控制器依次设置电源电压。