大家好,又见面了,我是你们的朋友全栈君。
FPGA-test
单片机 | FPGA |
---|---|
哈佛总线结构、冯诺依曼结构 | 查找表 |
串行执行 | 并行执行 |
软件范畴 | 硬件范畴 |
C、汇编编程 | Verilog HDL、VHDL硬件描述语言编程 |
工程路径 =>打开软件 =>新建工程 =>设计输入 =>配置工程 =>分析综合 =>分配引脚 =>编译工程sof =>下载程序
module
名一致。
2、Quartus II选择ModelSim作为仿真软件:
前仿真
显示进制:
时间测量: 0-10,计11个数。11*20ns = 220ns
修改代码,达到10个数,220ns.
后仿真
选择内核:1.2V,85℃。直接点击“Run”
前仿真
(修改代码后不必重启ModelSim)// 延时:单位/精度
`timescale 1ns/1ns
module flow_led_tb;
reg sys_clk;
reg sys_rst_n;
wire [3:0] led;
initial begin
sys_clk = 1'b0;
sys_rst_n = 1'b0;
#100
sys_rst_n = 1'b1;
end
always #(T/2) sys_clk = ~sys_clk;
flow_led u_flow_led(
.sys_clk (sys_clk),
.sys_rst_n (sys_rst_n),
.led (led)
);
endmodule
也可以用命令进行重新仿真。
仿真波形运行5us:
后仿真
可编程逻辑器件:
FPGA设计语言:
reg: x
wire/tri: z
parameter
// 注释内容
/* 注释内容 */
常用关键字:
所有关键字:
initial,always
initial,always
发布者:全栈程序员栈长,转载请注明出处:https://javaforall.cn/142259.html原文链接:https://javaforall.cn