Loading [MathJax]/jax/output/CommonHTML/config.js
前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
社区首页 >专栏 >lvds接口类型_LVDS输出

lvds接口类型_LVDS输出

作者头像
全栈程序员站长
发布于 2022-11-17 02:54:00
发布于 2022-11-17 02:54:00
2.1K0
举报

大家好,又见面了,我是你们的朋友全栈君。

1.1.1 LVDS接口分类

1.1.1.1 单路6bit LVDS

这种接口电路中,采用单路方式传输,每个基色信号采用6位数据,共18位RGB数据,因此,也称18位或18bit LVDS接口。此,也称18位或18bit LVDS接口。

1.1.1.2 双路6bit LVDS

这种接口电路中,采用双路方式传输,每个基色信号采用6位数据,其中奇路数据为18位,偶路数据为18位,共36位RGB数据,因此,也称36位或36bit LVDS接口。

1.1.1.3 单路8bit LVDS

这种接口电路中,采用单路方式传输,每个基色信号采用8位数据,共24位RGB数据,因此,也称24位或24bit LVDS接口。

1.1.1.4 双路8bit LVDS

这种接口电路中,采用双路方式传输,每个基色信号采用8位数据,其中奇路数据为24位,偶路数据为24位,共48位RGB数据,因此,也称48位或48bit LVDS接口

1.1.2 LVDS发送芯片介绍

典型之LVDS发送芯片分为四通道、五通道和十通道几种,下面简要进行介绍。

1.1.2.1 四通道LVDS发送芯片

图2 所示为四通道LVDS发送芯片内部框图。包含了三个数据信号(其中包括RGB、数据使能DE、行同步信号HS、场同步信号VS)通道和一个时钟信号发送通道。

4通道LVDS发送芯片主要用于驱动6bit液晶面板。使用四通道LVDS发送芯片可以构成单路6bit LVDS接自电路和奇/偶双路6bit LVDS接口电路。

1.1.2.2 五通道LVDS发送芯片

   图3 所示为五通道LVDS发送芯片(DS90C385)内部框图。包含了四个数据信号(其中包括RGB、数据使能DE、行同步信号HS、场同步信号VS)通道和一个时钟信号发送通道。

五通道LVDS发送芯片主要用于驱动8bit液晶面板。使用五通道LVDS发送芯片主要用来构成单路8bit LVDS接口电路和奇/偶双路8bitLVDS接口电路。

1.1.2.3 十通道LVDS发送芯片

   图4所示为十通道LVDS发送芯片(DS90C387)内部框图。包含了八个数据信号(其中包括RGB、数据使能DE、行同步信号HS、场同步信号VS)通道和两个时钟信号发送通道。

十通道LVDS发送芯片主要用于驱动8bit液晶面板。使用十通道LVDS发送芯片主要用来构成奇/偶双路8bit LVDS位接口电路。

在十通道LVDS发送芯片中,设置了两个时钟脉冲输出通道,这样做之目之是可以更加灵活之适应不同类型之LVDS接收芯片。当LVDS接收电路同样使用一片十通道LVDS接收芯片时,只需使用一个通道之时钟信号即可;当LVDS接收电路使用两片五通道LVDS接收芯片时,十通道LVDS发送芯片需要为每个LVDS接收芯片提供单独之时钟信号。

1.1.3 LVDS发送芯片之输入与输出信号

1.1.3.1 LVDS发送芯片之输入信号

LVDS发送芯片之输入信号来自主控芯片,输入信号包含RGB数据信号、时钟信号和控制信号三大类。为了说明之方便,将RGB信号以及数据选通DE和行场同步信号都算作数据信号。

输入数据信号

在供6bit液晶面板使用之四通道LVDS发送芯片中,共有十八个RGB信号输入引脚;一个显示数据使能信号DE(数据有效信号)输入引脚;一个行同步信号HS输入引脚;一个场同步信号VS输入引脚。也就是说,在四通道LYDS发送芯片中,共有二十一个数据信号输入引脚。

在供8bit液晶面板使用之五通道LVDS发送芯片中,共有二十四个RGB信号输入引脚;一个显示数据使能信号DE(数据有效信号)输入引脚;一个行同步信号HS输入引脚;一个场同步信号VS输入引脚;也就是说,在五通道LVDS发送芯片中,共有二十八个数据信号输入引脚。

应该注意的是,液晶面板的输入信号中都必须要有DE信号,但有的液晶面板只使用单一的DE信号而不使用行场同步信号。因此,应用于不同的液晶面板时,有的LVDS发送芯片可能只需输入DE信号,而有的需要同时输入DE和行场同步信号。

输入时钟信号:即像素时钟信号,也称为数据移位时钟(在LVDS发送芯片中,将输入之并行RGB数据转换成串行数据时要使用移位寄存器)。像素时钟信号是传输数据和对数据信号进行读取之基准。

待机控制信号(POWER DOWN):当此信号有效时(一般为低电平时),将关闭LVDS发送芯片中时钟PLL锁相环电路之供电,停止IC之输出。

数据取样点选择信号:用来选择使用时钟脉冲之上升沿还是下降沿读取所输入之RGB数据。有之LVDS发送芯片可能并不设置待机控制信号和数据取样点选择信号,但也有之除了上述两个控制信号还设置有其他一些控制信号。

1.1.3.2 LVDS发送芯片之输出信号

LVDS发送芯片将以并行方式输入的TTL电平RGB数据信号转换成串行之LVDS信号后,直接送往液晶面板侧之LVDS接收芯片。

  LVDS发送芯片的输出是低摆幅差分对信号,一般包含一个通道的时钟信号和几个通道的串行数据信号。由于LVDS发送芯片是以差分信号的形式进行输出,因此,输出信号为两条线,一条线输出正信号,另一条线输出负信号。

时钟信号输出:LVDS发送芯片输出之时钟信号频率与输入时钟信号(像素时钟信号)频率相同。时钟信号的输出常表示为:TXCLK+和TXCLK-,时钟信号占用LVDS发送芯片的一个通道。

LVDS串行数据信号输出:对于四通道LVDS发送芯片,串行数据占用三个通道,其数据输出信号常表示为TXOUT0+、TXOUT0-,TXOUT1+、TXOUT1-,TXOUT2+、TXOUT2-。

  对于五通道LYDS发送芯片,串行数据占用四个通道,其数据输出信号常表示为TXOUT0+、TXOUT0-,TXOUT1+、TXOUTI-,TXOUT2+、TXOUT2-,TXOUT3+、TXOUT3-。

  对于十通道LVDS发送芯片,串行数据占用八个通道,其数据输出信号常表示为TXOUT0+、TXOUT0-,TXOUT1+、TXOUT1-,TXOUT2+、TXOUT2-,TXOUT3+、TXOUT3-,TXOUT4+、TXOUT4-,TXOUT5+、TXOUT5-,TXOUT6+、TXOUT6-,TXOUT7+、TXOLT7-。

注意:

如果只看电路图,是不能从LVDS发送芯片的输出信号TXOUT-、TXOUT0+中看出其内部到底包含哪些信号数据,以及这些数据是怎样排列的(或者说这些数据的格式是怎样额)。事实上,不同厂家生产的LVDS发送芯片,其输出数据排列方式可能是不同的。因此,液晶显示器驱动板上的LVDS发送芯片的输出数据格式必须与液晶面板LVDS接收芯片要求的数据格式相同,否则,驱动板与液晶面板不匹配。这也是更换液晶面板时必须考虑的一个问题。

如果表示明白,你就数带 “+-”的这种信号线一共有几对,

有10对的减掉2对(时钟信号)就是双8。

有8对的减掉2对 (时钟信号)就是双6。

有5对的减掉1对 (时钟信号)对是单8。

有4对的减掉1对 (时钟信号)是单6。

如果既无资料,也看不清标识,最简单的办法就是看看里面的电路,一般每对数据线之间都有一个100欧姆的电阻,数电阻的个数,看到4个的话就是单口6位颜色的屏,看到8个的话就是双口六位,5个的话一般是单口8位,有10个一般就是双口8位。

1.1.4 LVDS数据输出格式

LVDS发送芯片在一个时钟脉冲周期内,每个数据通道都输出7bit的串行数据信号,而不是常见的8bit数据,如图5所示

在LCD液晶屏中,需要输出到显示屏的信号是并行的图像信号和控制信号,而LVDS信号是串行传输的,所以在发送端需要将并行数据转换为串行数据。以8bit RGB显示屏接口为例,每个显示周期需要传输8bit的R信号,8bit的G 信号,8bit 的B信号,及VS,HS,DE信号,总共为27 BIT。而每对LVDS信号线在一个TX周期里只能传输7BIT数据,所以需要4 对数据线,外加一对时钟线。LVDS并串转换如下图所示:

上图中的每一组对线称为一个Pair,4组数据线加一对时钟线称为一个Channel,LVDS发送器总是将一个像素数据映射到(remapping)一个Channel的一个发送周期(TX CLK)中。

如果是6BIT 显示屏,则并行数据有21位(18位RGB加3位控制信号),因此LVDS 接口每个Channel只需要 3对数据线和一对时钟线。

如果是10BIT 显示屏,则并行数据有33位(30位RGB 加3位控制信号),因此LVDS 接口每个Channel需要 5对数据线和一对时钟线。

通常,LVDS接口的时钟为20MHz 到85MHz,因此对于输出像素时钟低于85MHz的信号,只需一个Channel就可以;而对于输出像素时钟高于85MHZ的信号,比如1080P/60HZ的输出,像素显示时钟为148.5MHz,就不能直接用一个Channel传输,而是将输出的像素按顺序分为奇像素和偶像素,将所有的奇像素用一组LVDS 传输,所有的偶像素用另外一组LVDS 传输。也就是说,需要两个Channel来传输1080P/60HZ 的信号。对于像素显示时钟更高的信号,比如1080P/120HZ显示,则需要4个Channel来传输。两Channel、4Channel的像素分配分别如图4、图5所示:

1.1.5 LVDS 数据映射标准

LVDS 数据映射(MappingMapping)标准

LVDS接口电路中,将像素的并行数据转换为串行数据的格式主要有两种标准:VESA和JEIDA

VSEA标准如下图所示:

JEIDA标准是由日本电子行业开发协会(JAPANELECTRONIC INDUSTRY DEVELOPMENT ASSOCIATION)制定的标准,其格式如下

对于JEIDA格式,需要注意的是,如果像素为6bit RGB,则每个通道只需要最上面的3对数据线,其中的R9…R4, G9…G4, B9…B4 对应实际的R5…R0, G5…G0, B5…B0;同样,如果像素是 8 bit RGB,则每个通道只需要靠上面的4对数据线,其中的R9…R2, G9…G2, B9…B2 对应实际的R7…R0, G7…G0, B7…B0。

另外,COLOR MAPPING 也可以采用自定义格式,只要LVDS 发送端和接受端采用相同的映射顺序,就可以显示正确的色彩

1.1.6 LVDS 数据传输模式

LVDS信号传输分为DE MODE和SYNC MODE,DE mode需连接DE信号(data enable有效数据选通),SYNC mode还需连接HS(HSYNC行同步)、VS(VSYNC场同步)。

SYNC mode在现在的panel中已很少使用。下面是DE mode的数据形式。

1.1.7 LVDS 数据格式详解

LVDS发送芯片输出信号的格式:即LVDS发送芯片输入的RGB数据,以及行同步信号HS、场同步信号VS、有效显示数据使能信号DE在各个输出通道中数据位的排列顺序。

由于几个大的LYDS芯片生产厂家制定了不同的标准,因此,存在着几种不同的LVDS发送芯片数据输出格式;

1.1.7.1 单路 6BIT LVDS输出

单路6bit LVDS发送芯片数据输出格式:单路6bit LVDS发送电路使用四通道LVDS发送芯片,输出信号格式如图6所示。

图中NA的意思是未使用。此例为控制信号仅使用DE的模式,未使用行同步信号HS和场同步信号VS。关于DE、IIS、VS信号的使用问题。当控制信号为DE+行场同步信号模式时,图中的两个NA更换为场同步信号VS和行同步信号HS。

1.1.7.2 双路6BIT LVDS输出

双路6bit LVDS发送芯片数据输出格式:双路6bit LVDS发送电路使用两片四通道LVDS发送芯片,输出信号格式如图7所示。

从图中可以看出,双路6bit LVDS发送芯片数据输出格式与单路6bit LVDS发送芯片数据输出格式是相同的,只不过一路传送奇数像素RGB数据,另工路传送偶数像素RGB数据。OR0、OR1、…中的“O”代表奇数像素,ER0、ER1、…中的“E”代表偶数像素。

1.1.7.3 单路 6BIT LVDS输出

单路8bit LVDS发送芯片数据输出格式:单路8bit LVDS发送电路使用五通道LVDS发送芯片,输出信号格式有多种,下面只介绍其中的两种。

下图所示为单路8bitLVDS发送芯片的另一种数据输出格式。

所示格式中的控制信号仅使用DE模式,当控制信号为DE+行场同步信号模式时,第二数据通道TXOUT2中的两个NA应更换为场同步信号VS和行同步信号HS(通过对驱动板编程可改写)。

从以上两种输出格式中可以看出,数据信号的排列顺序差别很大,不过,要想让其排列一致,完全可以通过对驱动板编程来完成。

1.1.7.4 双路8BIT LVDS输出

双路8bit LVDS发送芯片数据输出格式:双路8bit LVDS发送电路使用两片五通道LVDS发送芯片或一片十通道LVDS发送芯片,双路8bit LVDS发送芯片数据输出格式也有多种形式,所示是其中的一种。

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请发送邮件至 举报,一经查实,本站将立刻删除。

发布者:全栈程序员栈长,转载请注明出处:https://javaforall.cn/209923.html原文链接:https://javaforall.cn

本文参与 腾讯云自媒体同步曝光计划,分享自作者个人站点/博客。
原始发表:2022年10月25日,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 作者个人站点/博客 前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
暂无评论
推荐阅读
编辑精选文章
换一批
intan-可以买得到的侵入式脑机接口芯片(SPI.DDR模式)
我羡慕很多公司,但最羡慕的不是那种巨无霸的公司,而是小而美,在一个高端领域“唯我独尊”的公司,今天说的公司就是:
云深无际
2024/10/21
1280
intan-可以买得到的侵入式脑机接口芯片(SPI.DDR模式)
初始JESD204B高速接口协议(JESD204B一)
JESD204B是逻辑器件和高速ADC/DAC通信的一个串行接口协议,在此之前,ADC/DAC与逻辑器件交互的接口大致分为如下几种。
FPGA技术江湖
2025/04/23
650
初始JESD204B高速接口协议(JESD204B一)
DVP,LVDS和MIPI「建议收藏」
主要区别: 1. LVDS接口只用于传输视频数据,MIPI DSI不仅能够传输视频数据,还能传输控制指令; 2. LVDS接口主要是将RGB TTL信号按照SPWG/JEIDA格式转换成LVDS信号进行传输,MIPI DSI接口则按照特定的握手顺序和指令规则传输屏幕控制所需的视频数据和控制数据。
全栈程序员站长
2022/08/18
9K0
DVP,LVDS和MIPI「建议收藏」
FPGA | LVDS屏幕接口的应用
大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢。
FPGA技术江湖
2020/12/30
2.4K0
FPGA | LVDS屏幕接口的应用
RGB_TTL、LVDS、MIPI接口液晶屏学习笔记
液晶屏有RGB TTL、LVDS、MIPI DSI接口,这些接口区别于信号的类型(种类),也区别于信号内容。
小火柴棒
2019/01/11
7.1K0
MIPI-DSI、MIPI-CSI、LVDS等接口解析
MIPI联盟,即移动产业处理器接口(Mobile Industry Processor Interface,简称MIPI)联盟,是MIPI联盟发起的为移动应用处理器制定的开放标准和一个规范。主要是手机内部的接口(摄像头、显示屏接口、射频/基带接口)等标准化,从而减少手机内部接口的复杂程度及增加设计的灵活性。 MIPI联盟下面有不同的工作组,分别定义的一系列手机内部接口标准,比如摄像头接口CSI、显示器接口DSI、射频接口DigRF、麦克风/喇叭接口SLIMBUS等,优点:更低功耗,更高数据传输数量和更小的PCB占位空间,并且专为移动设备进行的优化,因而更加适合移动设备的使用。 工作组: MIPI联盟下的工作组,负责具体事务; Camera 工作组; Device Descriptor Block 工作组; DigRF工作组Display工作组 高速同步接口工作组; 接口管理框架工作组; 低速多点链接工作组; NAND软件工作组; 软件工作组; 系统电源管理工作组; 检测与调试工作组; 统一协议工作组;
韦东山
2021/12/08
10.6K0
MIPI-DSI、MIPI-CSI、LVDS等接口解析
嵌入式Linux MIPI接口LCD调试-关于DRM显示与应用调试的干货浓缩
经过一段时间自己学习和理解,个人对于MIPI LCD接口的调试有了自己的一点心得,当然也收获了Linux DRM显示框架及调试的一些心得,DRM真的很难很难,本文也无法顾及所有的细节,之前也发了一些DRM相关的文章:
杨源鑫
2021/08/25
10.5K1
LVDS 和MIPI区别
液晶屏接口类型有 LVDS 接口、MIPI DSIDSI 接口(下文只讨论液晶屏 LVDS 接口,不讨论其它应用的 LVDS 接口,因此说到 LVDS 接口时无特殊说明都是指液晶屏LVDS 接口),它们的主要信号成分都是 5 组差分对,其中 1 组时钟 CLK,4 组 DATA(MIPI DSI 接口中称之为 lane),它们到底有什么区别,能直接互联么?在网上搜索“MIPI DSI 接口与 LVDS 接口区别”找到的答案基本上是描述 MIPI DSI 接口是什么,LVDS 接口是什么,没有直接回答该问题。
碎碎思
2020/06/30
3.3K0
TTL、LVDS、TMDS
这种屏要求AD驱动板输入单口或双口6位//8位的三基色的TTL电平,所以连接线用得比较多,一般用FX8系列的连接头比较多,有60PIN/70PIN/80PIN, 80PIN接口如图1所示。比较早期的有DF9B -31P (HIROSE)/DF9B -41P(HIROSE),连接跳线显得相对比较麻烦一点。MITSUBISHI和ACER公司的屏有好多是用两根45PIN和35PIN扁平电缆,即IL-FHR-45S -HF (JAE)和IL -FHR-30S-HF (JAE)连接,早期的IBM也有单用一根50PIN的扁平电缆连接。图右边就是80PIN (AULM150X2M)TTL接口的屏。TTL接口脚较多,一般在41针以上,比较容易辨别。目前市面上看到最多的TTL接口针数为120针。常使用的3501型驱动板一般都是通过扁平排线和扣板与屏连接的。
瓜大三哥
2019/05/16
2.4K0
TTL、LVDS、TMDS
不会用示波器的Verilog码农不是一个好码农(LVDS与SpaceWire接口)
近日,在300Mbps的LVDS接口的调试过程中,出现了部分接口无法正确接收数据的现象,动用了一系列手段都无法使其老实下来踏踏实实接收数据,实可谓顽固不化。而在实验室老师的建议和要求下,经过一番折腾之后,我们终于见到了经过LVDS驱动芯片解差分后输入到FPGA的单端信号的真容。它是这样的:
网络交换FPGA
2019/12/06
1.4K0
不会用示波器的Verilog码农不是一个好码农(LVDS与SpaceWire接口)
TMDS协议
大家好,我是架构君,一个会写代码吟诗的架构师。今天说一说TMDS协议,希望能够帮助大家进步!!!
Java架构师必看
2022/10/04
6810
TMDS协议
摄像头的MIPI接口、DVP接口和CSI接口[通俗易懂]
我们常用的电脑摄像头接口是USB接口,而常见的智能手机上的摄像头是MIPI接口,还有一部分的摄像头(比如说某些支持DVP接口的硬件)是DVP接口;通俗的讲,USB是串行通用串行总线(Universal Serial Bus)的简称,而MIPI是移动行业处理器接口(Mobile Industry Processor Interface),DVP是数字视频端口(digital video port)的简称,CSI是相机串行接口(CMOS Sensor Interface)的简称。
全栈程序员站长
2022/07/01
21.8K0
摄像头的MIPI接口、DVP接口和CSI接口[通俗易懂]
camera接口—MIPI CSI-2接口、DVP接口和FPD-Link III LVDS、GMSL等接口对比
MIPI接口比DVP的接口信号线少,由于是低压差分信号,产生的干扰小,抗干扰能力也强。最重要的是DVP接口在信号完整性方面受限制,速率也受限制。500W还可以勉强用DVP,800W及以上都采用MIPI接口。
全栈程序员站长
2022/08/11
5.2K0
camera接口—MIPI CSI-2接口、DVP接口和FPD-Link III LVDS、GMSL等接口对比
全志 Tina Linux LCD显示屏调试指南 支持MIPI DSI RGB LVDS I8080 SPI等接口,开发板支持百问网T113 D1-H哪吒 DongshanPI-D1s V853
素时钟不超过180MHz 都支持。或者两个串行RGB 接口,串行RGB 的最高分辨率最大不超过800*480@60
韦东山
2022/12/28
5.5K0
全志 Tina Linux LCD显示屏调试指南 支持MIPI DSI RGB LVDS I8080 SPI等接口,开发板支持百问网T113 D1-H哪吒 DongshanPI-D1s V853
ARM+DSP异构多核——全志T113-i+玄铁HiFi4核心板规格书
创龙科技SOM-TLT113是一款基于全志科技T113-i双核ARM Cortex-A7 + 玄铁C906 RISC-V + HiFi4 DSP异构多核处理器设计的全国产工业核心板,ARM Cortex-A7处理单元主频高达1.2GHz。核心板CPU、ROM、RAM、电源、晶振等所有器件均采用国产工业级方案,国产化率100%。
创龙科技Tronlong
2023/01/31
1.7K0
ARM+DSP异构多核——全志T113-i+玄铁HiFi4核心板规格书
全志R128基础组件开发——显示与屏幕驱动②
Lcd HV panel Interface, 这个参数只有在 lcd_if=0 时才有效。定义 RGB 同步屏下的几种接口类型,设置相应值的对应含义为:
阿志小管家
2024/02/02
2990
全志R128基础组件开发——显示与屏幕驱动②
全国产!全志A40i+Logos FPGA核心板(4核ARM Cortex-A7)硬件说明
SOM-TLA40iF核心板板载ARM、FPGA、ROM、RAM、晶振、电源、LED等硬件资源,并通过B2B连接方式引出IO。核心板所有器件(包括B2B连接器)均采用国产工业级方案,国产化率100%。
创龙科技Tronlong
2023/01/31
2.2K0
全国产!全志A40i+Logos FPGA核心板(4核ARM Cortex-A7)硬件说明
全国产!全志T3+Logos FPGA核心板(4核ARM Cortex-A7)规格书
创龙科技SOM-TLT3F是一款基于全志科技T3四核ARM Cortex-A7处理器 + 紫光同创Logos PGL25G/PGL50G FPGA设计的异构多核全国产工业核心板,ARM Cortex-A7处理单元主频高达1.2GHz。核心板CPU、FPGA、ROM、RAM、电源、晶振、连接器等所有器件均采用国产工业级方案,国产化率100%。
用户8594645
2023/01/01
1.1K0
全国产!全志T3+Logos FPGA核心板(4核ARM Cortex-A7)规格书
FPGA | Xilinx ISE14.7 LVDS应用
大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢。
FPGA技术江湖
2020/12/30
1.3K0
FPGA | Xilinx ISE14.7 LVDS应用
ZYNQ7035 PL Cameralink回环实现
本文主要介绍说明XQ6657Z35-EVM评估板Cameralink回环例程的功能、使用步骤以及各个例程的运行效果。
Xines广州星嵌
2023/02/24
8441
ZYNQ7035 PL Cameralink回环实现
推荐阅读
相关推荐
intan-可以买得到的侵入式脑机接口芯片(SPI.DDR模式)
更多 >
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档