Marvell公司在收购Inphi之后,补强了硅光芯片研发的能力,结合自身DSP芯片技术的多年积累,也成为了CPO领域的重要玩家。这篇笔记主要介绍下其在异质集成光引擎(optical engine)的最新进展。
文章中首先整理了pluggable光模块到CPO模块的发展历程,如下图所示,
(图片来自文献1)
从200G开始,信号开始采用PAM4的调制形式,与100G相比,通道数不变,符号率(signal rate)不变,速率(data rate)提高一倍。400G以上的光模块,单通道的信号速率变为100Gbps。上表中的功耗单位有误,应该是Power(W)。经过20多年的发展,模块的速率提高了近三个数量级,而能效(pJ/bit)下降了两个数量级,如下图所示,
(图片来自文献1)
Marvell对比了2D封装与2.5D封装的高速性能,如下图所示。第一种方案为DSP、TIA和硅光芯片并排放置在PCB板上,TIA通过wire bonding与PCB板和硅光芯片进行高速信号的互联。第二种方案为TIA芯片flip-chip在硅光芯片上,硅光芯片通过wire bonding与PCB板相连,进而与DSP芯片互联。第三种方案为TIA芯片flip-chip在硅光芯片上,硅光芯片同时作为interposer, 通过TSV与PCB板进行信号的互联。前两种方案都属于2D封装,第三种方案属于2.5D封装。从仿真结果上看,第一种方案的3dB带宽在50GHz左右,第二种方案在70GHz左右,第三种方案有着更优异的高速性能。
(图片来自文献1)
Marvell首先验证了2D封装的光引擎,如下图所示,driver、TIA和DFB等芯片都通过flip-chip的方式贴到硅光芯片上,硅光芯片采用边缘耦合的方式,光纤放置在V-groove中。通过wire-bonding的方式,实现芯片与PCB板间的电信号互联。
(图片来自文献1)
该2D封装光引擎的50G PAM4眼图如下图所示,眼图质量不是特别好,wire-bonding限制了系统的高速性能。
(图片来自文献1)
对于2.5D封装的光引擎,Marvell采用了via-last的工艺,在硅光芯片上制备出TSV,工艺流程如下图所示,TSV的工艺在OSAT实现,而不是在硅光foundry。该方案对供应链会更为友好。
(图片来自文献1)
首先在加工好的硅光芯片正面bonding一个carrier wafer, 接着将硅光芯片减薄,在背面刻蚀出via空洞,接着在via孔中填充Cu, 形成TSV,然后在背面加工出C4 bump。去除正面的carrier wafer后,在正面加工出bump,用于电芯片的flip-chip。包含DSP芯片在内的电芯片贴装好后,进行测试切片等,并贴到高速基板上。加工好的异质集成芯片截面图如下图所示,
(图片来自文献1)
该2.5D封装的光引擎的眼图测试结果如下图所示,TDECQ小于2dB。下图为四个通道的PAM4眼图,速率为106.25Gbps。
(图片来自文献1)
基于该2.5D光引擎,Marvell将其进一步应用到交换机中,系统中共含有16个光引擎,总的信号速率为12.8Tbps,如下图所示。
(图片来自文献1)
以上是对Marvell异质集成光引擎的简单介绍,Marvell没有透露其具体的硅光流片厂和OSAT厂商,但是展示了很多技术细节。Marvell采用了via-last的工艺,在硅光芯片加工完成后,借助OSAT的加工能力加工出TSV, 进而将电芯片flip-chip到硅光芯片上,硅光芯片同时扮演interposer的角色。相比于基于wire-bonding的2D封装方案,2.5D封装光引擎的高速性能更为优异,摆脱了wire-bonding方式对信号速率的限制。该方案对系统的散热也有一定的帮助。此外,Marvell选用的是MZM调制器,没有采用微环调制器。耦合方式采用了edge coupler + V groove的方案,没有采用光栅耦合器的方案。
参考文献:
1. R. Nagarajan, et.al., "2.5D Heterogenrous Integration for Silicon Photonics Engines in Optical Transceivers", IEEE Jouranl of Selected Topics in Quantum Electronics 29, 8200209(2023)