2023届数字IC面经 | 技多不压身，机会永远留给有准备的人！
2023届数字IC面经 | 技多不压身，机会永远留给有准备的人！
感谢作者JMS同学投稿，投稿方式见文末。
一.自我介绍
本科和研究生都在号称“984.5”的某电就读，专业是电子科学与技术。研究生的研究方向是功率集成电路和功率器件。
获得过学校的优研计划，参加过第三届”复微杯”电子设计大赛，并在数字赛道方向拿到了奖项，也获得过研究生一等奖学金，在数字IC领域我也算是半个科班出身。
IC行业的知识（器件，数电，数集，verilog，DC，模电，封装）都进行过课程性学习。在23届秋招大战中，因为我准备的早，相对来说也准备的比较充分，因此最后也拥有了一个我比较满意和适合我的offer。
整体秋招，我投递的公司有80多家，拿到的offer有10多个（因为地域原因和后来签了三方，很多都拒了面试）。
我的offer大体有：兆易，中兴，灵动微，诺瓦，国芯，浪潮，思朗，苇创维，翔腾微，哲库等。最近也刚面了华为海思，在等结果中。投递的岗位有数字IC设计，ASIC设计，SOC设计，微处理器设计等。不过都大同小异，属于IC设计岗。
二.学习历程
由于学校电子特色的原因，我在本科时候就学习过数电，电路基础，模电，半导体物理与器件等极具有IC特色的基础课程。因此我的基础水平还比较扎实。
研究生期间，选修了逻辑与综合，封装和测试，数模混合，数集，verilog数字设计，计算机体系架构等课程，通过研究生课程学习，进一步夯实和拓宽了自己的专业知识领域。我很感谢在学校这些系统，全面性课程学习，让我拥有了较为全面的技能。
我导师研究方向与数字IC方向有偏差，因此我的IC设计学习历程几乎是自己摸索过来，主要有以下关键经历。
1
课程学习
IC设计不仅仅要拥有写verilog代码能力，微到器件，大到SOC架构；前到算法，后到DFT。做不到掌握，但是都要有一定的了解和熟悉。
我几乎所有的课程都学习过，也自己找了一些IC里协议资料。学校不开设IC课程的小伙伴，可以在MOOC，B站，CSDN论坛找资料进行学习。除此之外，脚本如果掌握，更是加分项。
2
竞赛经验
研一下学期时候，和小伙伴报名参加了第三届复微杯电子设计大赛。每年的春季，是各种竞赛开始报名的黄金期。当时我们项目是基于H.264视频编解码，一共花费了五个月时间，也通过筛选进入了总决赛最后获得不错的奖项。
参加竞赛，能获得好的名次最好，但是对于大多数人，更多的是积累项目经验，培养自己的团队合作能力，提升自己的专业技能。不要担心自己啥也不会，就不敢报名，拥有报名的勇气，你就战胜了绝大多数人。竞赛经验是你面试的闪光点。
3
项目经历
除了复旦微竞赛的项目，我自己也学习了两、三个项目。
核心包括：RISC-V 处理器设计，这个是基于《手把手教你写CPU》这本书。书中是一个蜂鸟E200的项目，有部分核心代码，可以自己补充。前提是一定要储备处理器指令集，计算机架构的基本知识。
同时我也找了一个AHB总线的SRAM控制器项目，这个项目人手必备！通过项目，可以熟悉掌握AMBA协议，现在这个项目只仅仅做到功能仿真不行，做到综合这一步最好。这样提高了项目完成度，拉开与同项目者的档次，面试官也会眼前一亮。
三.秋招历程
我是从四五月就开始准备秋招的。最早时候投了奕思伟和华为海思的实习。
奕思伟要求实习到12月，因此拒绝了。提前参加实习面试，对正式批很有帮助。正式批从6月中旬开始。最初我采取的是不限地域，不限公司的投递策略。只要公司岗位匹配，我就投。
因为本人想留在西安发展，再考虑了其他一些个人因素，因此最终选择了紫光国芯。由于篇幅关系，我挑了几家面试印象深刻的公司进行分享。
1
联发科
今年联发科只有提前批。我投的是北京IC设计岗第三批。
笔试题只有简答题，一共十道左右。考察的非常全，也有脚本和C语言的题。写完时间挺紧迫。
一面的面试官是DFT测试部门的。比较懂器件，对我的毕设研究方向也十分感兴趣。聊了约一个半小时，问我从器件的角度怎样降低功耗，HEMT二维电子气浓度是多少？问我DFT了解多少（幸好我之前我看过一点，因此有的聊），也给我讲了DFT相关知识，体验感特别好。
二面的面试官是处理器验证部门的。问了我cache的相关知识，虚实地址转换，VCS软件使用方法（秋招唯一一个面试官问到软件操作的）。最后出了一道用verilog描述一下电梯工作原理。
问我愿不愿意去做验证，为什么来北京发展。我说不愿意做验证，面试官就没再和我继续聊，所以联发科止步于二面。
2
兆易创新
兆易今年MCU部门校招需求特别少，竞争激烈。因此我就投递了正式批的存储设计岗。
笔试：兆易存储设计岗的笔试题几乎全考的是与RAM，触发器相关的晶体管门极电路题。学会看晶体管图，写verilog代码。需要有扎实的器件基础，这里推荐看数字集成电路这本书。
一面：面试官不问我的项目。一上来，就让我画一个门极D触发器，讲一下工作原理。复盘了一下笔试题。让我讲从门极电路角度分析亚稳态产生的原因。让画一个建立时间，保持时间波形图，并标出图中各部分延迟等。反问环节面试官说，西安的存储设计部门写verilog人员比较少，对工程师要求是要理解底层电路。
二面：HR面聊的比较好，对我进行了综合性提问，为什么选择兆易等。最后在10月初，兆易HR打电话说我被录取了，确定我的工作意向。因为根据一面面试官描述，我担心进去做的方向太窄和不匹配，就选择了拒绝。
3
紫光国芯
国芯在七月中旬，我就投递了正式批ASIC设计岗（后来投递晚的朋友面试机会都没有）。
没有笔试，第二天我就收到了面试安排。
一面：面试官对我的项目已经很了解，问我了一些RISC-V处理器的知识，AMBA协议中APB、AHB和AXI的区别。谈一下IC设计流程，对ASIC了解多少等。面试时间半小时左右。
二面：HR面，面试官平易近人，谈了一下一面的体验和一些综合性问题。聊了40分钟。在九月下旬我收到了意向书和offer。因为我师姐在国芯，对国芯也比较了解，我也比较喜欢国芯的工作氛围，因此就签约了国芯。
4
哲库
哲库今年也是只有提前批，没有正式批！！！
四轮技术面+HR面...
我投了两个岗位，第一个是IC设计岗，第二个是架构工程师。
在第一个岗位二轮技术面时，面试官对于我的毕设研究方向和项目方向不一致很在意。问我为什么选择IC设计，为什么就对IC设计感兴趣，为什么不继续做器件。全程面试让我感觉比较压抑，因此第一个岗挂在了二面。
第二个岗位两轮技术面顺利通过。两个面试官都特别懂超标量处理器相关知识，问的也很深入。问我懂不懂ARM架构，处理器工作频率受什么影响，cache一致性，乱序发射的工作原理，保留站，多核处理器工作原理等。基础知识问了异步FIFO，跨时钟域相关问题。面试体验非常棒。
HR面的时候，HR告诉我,校招的架构工程师岗位一般招聘的是博士，我如果进去也做的是数字设计。
整体流程四轮技术面，加起来四个小时左右，我也积累了很多宝贵的面试经验！
5
中兴
中兴我投递的是正式批，笔试没啥印象了。一面只有15分钟，两个面试官上来先核查了个人信息，问专利，竞赛，奖学金等。（中兴很看重这些硬件）面我的面试官是处理器部门，问了一下什么是流水线，流水线好处是什么，流水级是不是越多越好。问的都比较浅显，就很仓促的结束了一面。
二面就是电话沟通了下岗位的意向，对中兴网上负面评论的看法。后来我去线下谈薪，因为薪资不合适，拒绝掉了。
6
海思
海思今年我参加过实习生面试，秋招正式批11月上旬开始。
一面：面试官问的特别细，细扣细节。项目怎么跑的，用到了哪些仿真工具，怎么验证指令集正确性，遇到了哪些bug怎么解决的，SRAM控制器具体怎么工作，为什么片选就可以降低功耗，画一下控制器读写的波形图，RISC-V和MIPS的区别，异常怎么实现，什么是精准异常等。手撕了一个4bit计数器。
二面：面试官在我讲解项目中，随时打断我并随时提问。跳转分支指令的寻址方式，有没有实现分支预测等。问到了AXI的outstanding，读写同时访问一个地址怎么办，AHB里的回环传输的意义和好处，多核访问cache，怎么解决一致性。手撕了一个饱和脉冲计数器。
主管面：聊了下我对CPU的掌握程度，谈一谈我对未来CPU的发展趋势等。海思今年不知道招不招人，招的话，估计在11月下旬到12月开奖。
7
诺瓦
诺瓦我也是在七月投的提前批。（正式批投递都不安排笔试了） 笔试题比较难，时间很紧，写不完。最后有两大道代码题。诺瓦是做LED的,也是这个行业的佼佼者。
一面：面试官让我讲了下项目，问我项目有没有实现综合和验证。总体感觉比较友好。问我懂不懂逻辑综合，综合注意的问题，DFT的一些简单知识。感觉面试官特别注重设计后端知识的考察。因此，对IC整个流程了解是很有必要的。
二面是主管面，问我如何给一个没学过数电的人讲触发器原理。当时感觉有点懵。后面谈了一些职业规划啥，聊得还可以。我也在9月中下旬进行了线下谈薪。
诺瓦的测评比较难，而且真会挂人！！！很多人一面技术面过了，挂在了测评上，比较可惜。
8
灵动微
灵动微是一家做GPU的公司，在上海，南京，苏州有岗。
一面：面试官让我画了一下项目框架图，聊了SRAM控制器怎样实现片选，我项目里处理器跑的频率是多少，遇到的bug有哪些，有没有学习C++。SRAM连续读写同一个地址，需要几个周期。AMBA协议中的AHB，如果多个master访问怎么办。基础聊了异相跨时钟域解决办法等。
二面：主管问了下建立时间和保持时间的相关知识。聊得比较随意。九月底开奖，因为地域原因放弃了。
后来摩尔线程，海光，合见工，海信，长鑫存储，凌久微等一些公司约我面试，我拒绝了。
四．总结
今年秋招难度比较大，竞争激烈。各家公司薪酬没降，但是严重缩招，西安据我了解，十几家公司不招人，甚至招聘一个人，出现了千里挑一的局面！
而且大家对数字设计工程师的能力要求也提升了不少。
从面试经验来看，从器件到DFT测试，我都有被问到。因此作为一个设计工程师，精通设计是首要，也要全方位了解IC其他流程。真的是技多不压身！！！
我是某电的电科专业，今年也遇到了好多专业性歧视，不过只要自己项目够好，基础知识扎实，面试官也会很看重你的学习能力的。
还有一点，一定要提前准备。
早学习项目，早投简历，抓住实习和提前批的机会，机会永远留给有准备的人！
—END—