EMI辐射发射超标案例

一、概论

造成EMC辐射超标的原因是多方面的，接口滤波不好、结构屏效低、电缆设计有缺陷都有可能导致辐射发射超标，但产生辐射的根本原因却在PCB的设计。从EMC方面来关注PCB，主要关注这几个方面：

⑴从减小辐射骚扰的角度出发，应尽量选用多层板，内层分别作电源层、地线层，用以降低供电线路阻抗，抑制公共阻抗噪声，对信号线形成均匀的接地面，加大信号线和接地面间的分布电容，抑制其向空间辐射的能力。

⑵电源线、地线、印制板走线对高频信号应保持低阻抗。在频率很高的情况下，电源线、地线、或印制板走线都会成为接收与发射骚扰的小天线。降低这种骚扰的方法除了加滤波电容外，更值得重视的是减小电源线、地线及其他印制板走线本身的高频阻抗。因此，各种印制板走线要短而粗，线条要均匀。

⑶电源线、地线及印制导线在印制板上的排列要恰当，尽量做到短而直，以减小信号线与回线之间所形成的环路面积。

⑷电路元件和信号通路的布局必须最大限度地减少无用信号的相互耦合。

RE理论干扰源分析：EMC实验中RE理论干扰源的详细分析。

------------------------------------------------------------

在PCB的不同的设计阶段所关注的问题点不同。在元器件布局阶段需要注意：

1）接口信号的滤波、防护和隔离等器件是否靠近接口连接器放置，先防护，后滤波；电源模块、滤波器、电源防护器件是否靠近电源的入口放置，尽可能保证电源的输入线最短，电源的输入输出分开，走线互不交叉；

2）晶体、晶振、继电器、开关电源等强辐射器件或敏感器件是否远离单板拉手条、连接器；

3）滤波电容是否靠近IC的电源管脚放置，位置、数量适当；

4）时钟电路是否靠近负载，且负载均衡放置；

5）接口滤波器件的输入、输出是否未跨分割区；除光耦、磁珠、隔离变压器、A/D、D/A等器件外，其它器件是否未跨分割区；

------------------------------------------------------------

在PCB布线阶段需要注意：

1）电源、地的布线处理无地环路，电源及与对应地构成的回路面积小；

2）差分信号线对是否同层、等长、并行走线，保持阻抗一致，差分线间无其他走线；

3）时钟等关键信号线是否布内层（优先考虑优选布线层），并加屏蔽地线或与其他布线间距满足3W原则，关键信号走线是否未跨分割区；

4）是否无其他信号线从电源滤波器输入线下走线，滤波器等器件的输入、输出信号线是否未互相并行、交叉走线；

尽管我们制定了种种PCB布局布线规则，但是在实现这些规则的时候，无论我们如何努力，设计中的缺陷总是象病魔一样挥之不去。因为实际设计的时候总会存在这样或者那样的原因使得我们无法完全满足设计规则。但是往往这些无法满足规则的地方给以后的认证带来麻烦。

二、辐射源距离接口太近

最典型的辐射源莫过于晶振，每一个PCB工程师都知道晶振应该远离I/O接口，但是产品设计工程师所要求的PCB往往尺寸有限，器件繁多，于是在经过种种考虑后，PCB工程师“不得不”把晶振放置在I/O接口处。无论在其他地方花了多少心思去考虑EMC，一个不合理布局的晶振会很轻易将你的努力毁于一旦。

在PCB设计时首先要考虑辐射源的排放位置，尽量远离拉手条和电源输入端口。对于晶振，在PCB上的影射区域一定要铺铜处理，其输出端引线不允许走PCB的表层，应走在内层(如能再做包地走线处理则更为理想)。其输出串联相应的磁珠。另外，PCB层划分和分层也是影响辐射发射指标的一个关键因素，应该结合单板的具体情况统筹考虑处理。

拉手条：插在背板上的子卡需要一个把手，便于把它从背板上拽下来，这个把手就叫拉手条。

------------------------------------------------------------

经典案例描述：

M产品进行EMC摸底测试，发现在50MHz、75MHz频点严重超标，在100MHz、125MHz……等25MHz的倍频点的幅值也很大，接近CLASS A级限值线。

由幅值较高的频点均为25MHz倍频的实验现象，怀疑设备内部存在25MHz晶振并且对该晶振的处理不当。经查，发现有两种接口板上有25MHz晶振。近场探测证实正是这两块板附近25MHz的倍频点发射较大。检查单板的PCB，发现PCB及对晶振的处理主要存在以下缺陷：

1）晶振距离拉手条过近；

2）晶振输出端引线在PCB的表层上走了很远一段距离；

3）晶振在PCB上的影射区域没有完整的铺铜；

4）晶振距离电源输入端口距离过近；

5）PCB分层不合理，其中一块6层板只有一层是作了很多分割的地层。

这些因素为晶振上的骚扰提供了传播途径，骚扰可以通过临近的走线和电源线耦合到其他单板和电缆，同时还可以通过空间直接耦合到机盒外，引起辐射发射超标。

在晶振的外壳上用铜箔进行局部屏蔽和接地处理后重新测试，100MHz～300MHz之间的25MHz的谐波基本消除，50MHz和75MHZ频点的幅值也大幅下降了近10dB，可以达到指标的要求，测试通过。

三、关键信号线未布内层

关键信号线特别是时钟线要走内层也是PCB布线的一个基本常识。但是哪些线属于关键信号线呢？人们往往十分注意从晶体、晶振、时钟驱动器里面出来的时钟线，却往往忽视了另一类具有周期性质的走线——譬如特定的地址线。

对于周期性信号线(其频谱幅值大)不仅仅自身要避免在表层过多走线，而且对于在内部与之并行临近的走线也要考虑是否允许通过过孔走出内层。

有关内容详见：信号与系统，主要参看“傅里叶变换与频域分析”这部分。

------------------------------------------------------------

经典案例描述

某产品在RE测试时，37.5MHz处存在较大的辐射，测试曲线如下：

因为37.5MHz是12.5MHz的3倍频，我们怀疑与板上25MHz晶振有关，于是将输出端33ohm电阻断开，结果37.5MHz辐射没了，附近频段也很干净。这说明37.5MHz频点确实和25MHz时钟有关。

经过分析，我们发现37MHz时钟流向图是：

FPGA出来的A0、A1、A2、A3、A4地址线，在无业务状态下，根据协议要求 A3/A4将产生规则的01010101......交替信号， 由25MHz时钟上升沿触发， 其频率是12.5MHz。 37.5MHZ正是其3次谐波。而协议要求A0、A1、A2电平每变化一次要加入1F，其信号不是周期性变化的方波。 由于我们一般认为地址线的干扰较小，不会产生周期性干扰，所以在PCB布局布线时没有注意，走在表面层，并且走线很长，到达背板后延伸至其他单板。实际这两位地址线中的信号却是周期性的矩形波，与时钟信号波形完全相同。较长的走线，周期性变化的信号，加上表面走线导致这一段线路的辐射超标。测试时候我们切断A3、A4两根地址线的时钟匹配电阻，37.5MHz干扰消失，证明了我们的判断是正确的。在后来的改板中纠正了设计缺陷后，37.5MHz干扰不再出现。

四、电源地平面分割不合理

在测试的时候，电源地的分割问题也是最容易出问题的地方之一。电源地平面地分割问题是PCB EMC设计中存在地老问题，不同的工程师有不同的看法，甚至到现在也没有达成统一。目前存在两种意见：

观点1： 隔离信号地系统

单板的GND是个独立的系统，不和PGND发生联系，与设备内部形成闭环系统，只通过DC/DC与外部相连。板上地PGND是结构在背板、单板上的延伸，用于屏蔽、防护器件的能量泄放、防静电。BGND是-48V的回流线，出于安全考虑，BGND要和结构外壳连接，单点连接即可，通常在电源单元进设备的入口处，或者设备的供电柜上作BGND和PGND短接。

GND作为数字信号的回流地，主要是同低压电源发生能量传递关系，其绝对电位并不会影响工作状态，重要的是与电源之间产生稳定的电位差给器件工作。因而出于担心GND上面存在干扰电平或者绝对电位与机壳不一致而将其连接起来的做法理由并不充分。业内现阶段流行GND与机架连接的目的是遏制GND上的高频噪声。

GND和相应的电源作为一个隔离的系统，不会产生静电积累问题。静电积累是有前提条件，首先要有物质之间的相互摩擦；其次这种摩擦能够导致大量的电荷转移；第三，能够引起静电积累材料的往往都是绝缘的非金属，因为这些物质自身不能同空气发生缓慢的放电过程，金属和其它导电物质具备向空气缓慢放电地特质，因此它们不易产生静电积累。只要将GND完全隔离，避免使其和外界发生摩擦，就没有必要给GND接电阻到结构以泄放静电电荷。

------------------------------------------------------------

观点2：统一信号地系统

产品的GND和结构主体彻底合并成同一个网络，PGND代表结构和结构在背（单）板上的衍生网络，PGND在电气网络上就是GND。这个方案的关键是如何“统一”！ GND和结构之间连接关系只有“多点接地”才是满足EMC要求的。因此每块单板需要搭配金属大平板，螺钉连接以保证良好接地，并且接地点之间间距满足1/20波长规则。

当GND作为信号回流通道时它就是GND，当作为静电泄放、屏蔽等用途时又是PGND。这种“一地两用”地理论基础是高频电路与电磁场和电磁波理论。对任何信号而言，信号回流走最低阻抗通道，不是物理上的最小路径。到了高频下，趋肤效应显著，即使一块金属板，正面和反面对高频都是两个通道。最低阻抗地原则和趋肤效应保证了即使GND接到结构上，高速信号地回流也不会到处都是，它始终在信号线的下方，与信号线互为耦合，环路电感达到最小。这种做法是随着电子产品信号频率不断升高，电磁兼容要求日益严酷的背景下应运而生的。实现这个规划的难度在于这个方案考虑了高频但是对低频干扰存在风险，由于结构与GND在事实上连在一起，因此，结构必须良好接大地。否则不但不能泄放干扰，相反还会引导干扰损坏器件。实现该方案的第二个难度在于“接地”。单板的GND如果通过单点和结构相连，这不是EMC的“接地”，这样做的后果是：高频干扰依然没有遏制，却给了低频干扰一个通道长驱直入。EMC接地必须多点把GND连接到结构，其次接地点之间地间距满足设备最高的主要工作频率波长的1/20。第三，不能完全指望螺钉接地，单板必须是金属化孔亮铜直接与结构平面“面-面”接触，并且压紧，螺钉可以用尼龙的，因为螺钉不是接地用的，螺钉达不到高频接地要求。落实这几条措施才是达到“GND接地”地目的，否则只是形式上的接地，事实上的“不良接地”。

这个方案的优点是GND上的干扰通过结构低阻抗通道泄放到大地，减小空间辐射幅度，有利于EMC。不足是增加接地系统的复杂性，并且结构成本有增加。

------------------------------------------------------------

总结：分割地将对PCB Layout提出很高的要求，若 PCB 工程师不精通原理图，不完全了解每条信号的返回路径，地分割不合理很容易把信号的最佳返回路经给切断了，被切断最佳返回路经的信号必须要通过别的途径返回，这样返回信号很可能会出现狼入羊群、羊入狼群的不良现象。环路面积的增加也会使得 EMI 辐射更加严重。所以尽量采用统一地，对不同类型的地可用磁珠隔离。如下图虚线框内磁珠隔离了 AGND 和 PGND。

添加图片注释，不超过 140 字（可选）

BGND是-48V的回流线，同样原因，BGND要和结构外壳连接，单点连接即可。这个方案的结果是DC/DC两端的地通过结构短接在一起。用直流的眼光看，BGND、PGND、GND是等电位。为了达到DC/DC输入输出两端交流隔离的目的，一般要求BGND仅仅单点连接结构，并且只在设备电源入口。

对于采用-48V的单板，其-48V电源和地平面(走线)应当注意，在单板上，电源部分必须单独划分出去，要充分考虑不要和单板上面信号部分产生干扰。因为数字干扰很容易通过电源线辐射出去。

------------------------------------------------------------

经典案例：-48V电源地受信号地耦合造成干扰

某基带在RE测试时发现在频点32.76MHZ处辐射较高，准峰值为53.8dB超过CLASS A限值近4dB，结果如下图所示：

添加图片注释，不超过 140 字（可选）

在定位过程中发现，主控板不插在槽位的时辐射就会消失，只要主控板一插上无论其它单板如何配置，该点的辐射均存在。过程中还发现在电源线上串上磁环，该点的辐射也消失。为了确定辐射源的耦合途径，首先对背板和主控板的PCB进行了详细的审查，发现：

1）CellBus时钟走线是采用两端匹配的方式，通过上拉电阻匹配到VTT层，原理图如下。

添加图片注释，不超过 140 字（可选）

2）VTT和-48V、-48V_GND的电源平面有大面积的重合。

若VTT滤波电容选择不合理，可能会把干扰传入VTT层，而VTT层与-48V电源层在主控板上有大面积的重合，-48V电源层很有可能被耦合到干扰。

最后经过定位确认正是VTT电源层受到CellBus的影响后，对-48V电源层耦合，然后通过电源线对外辐射造成超标。

五、530K～1.71MHz单杆天线辐射超标

1、案例1-DCDC电源模块

1）试品EUT单杆天线辐射超标

如下图，标准线(绿色粗线)30dBuV/m，EUT测试55.19dBuV/m。

​图5.1.1 测试Fail

由于频谱超标带宽较宽，可以判定非时钟、晶振辐射超标引起，初步判定辐射在电源。最终对EMC有决定性影响的是输入端口噪声，本案例中U4的频率200KHz，工作电流200mA。RE测试中的低频失败一般由开关电源和地处理不良引起。

DCDC电源模块生产厂家EMC测试报告RE项截图：

图5.1.2 Fail原因

​如上图紫色框所示，与前述EMC超标频段完全重合，故干扰来源于此DCDC电源模块。

---------------------------------

2）EMC测试Setup布置图

图5.1.3 Setup(CorelDRAW_X6绘制)

---------------------------------

3）整改过程

按原电路的参数不能通过测试。

​二极管D2不要短接，否则超标更严重，说明U4的VIN有正向骚扰电压向外传导至连接LISN的电缆线，形成辐射。一旦连接BAT+、BAT-就会超标，缩短线长无果。

此处GND最终是连接Chassis的，若将GND与DGND共一个地，测试通过。那么只需要在两个地之间增加交流通路，且其阻抗足够小即可。此处DCDC模块为电压驱动源，BAT+、BAT-及其连接线为天线。

实际测试10nF效果很好。如下图，低于20dBuV/m。

2、案例2-减小输出电感

天线极化方式包括垂直和水平两种，一般来说，30MHz以下仅选择垂直极化方式，30MHz以上选择垂直和水平两种极化方式。

天线按照测量频率可简单分为：单极垂直天线(30MHz以下，只有垂直极化方向)、双锥天线(30MHz-300MHz)、对数天线(1GHz以下)、喇叭天线(1GHz以上)。

频率范围530KHz～1.71MHz，扫描频率9KHz，发现两段宽带超标，如下图黄色区域所示：

经初步分析，两段超标的频段应该是经过展频处理，可以计算两端的频差得出干扰频率值，计算两波形的差值1.385MHz-985KHz=400Kz，对照前期整理的板子所有干扰频率值，怀疑是主机的400KHz的开关电源&背光400KHz开关电源(金属后盖)引起，首先尝试断开干扰源1-背光的400KHz开关电源(屏蔽)，发现没有明显改善，在断开背光400KHz基础上，再断开干扰源2-主机400KHz的开关电源，两个开关电源供电没有关联，发现超标消失。

问题分析到此处，怀疑干扰源来自背光的400KHz和主DCDC电源的400KHz叠加所致，背光400KHz的电源芯片我们做了屏蔽罩处理，可能辐射贡献值不高，我们先进行主机400KHz开关电源的优化，从干扰源、堵、疏角度分析，我们先从路径的堵，疏角度出发，耦合方式分为公共阻抗耦合、容性耦合、感性耦合和空间辐射耦合，对于已经发生的①传导类辐射问题，若从堵的角度出发，可以采用串联电阻/磁珠的方式，考虑到频点较低，磁珠多用于MHz级别的滤波处理，低频处理效果可能不一定理想，从堵的角度出发不一定能获得良好效果，也可以考虑疏的方法，常见的有选用对地电容进行滤波处理，减小耦合距离，增大有效接触面积，涉及到改版，我们暂时先不做考虑；对于②空间辐射类耦合，可以选用接地屏蔽罩，对于未确定是哪类耦合方式，这也是方法之一。

我们在开关电源后端增加47uF的电容，重新测试，发现效果有所改善，但是仍然超标，而且该产品对此开关电源的位置有限高的要求，需要尝试别的方法。

我们尝试从干扰源的角度分析解决问题，可以选择增加开关频率、减小MOS管开关时间、选择大电感、RCsnabber吸收等方向分析，在分析电路时发现该开关电源的电路选择了470nH的电感，开关电源后端负载最大电流为2A，根据公式：

当电感越大时，纹波越小，由于设计图纸时负载是按照最大负载2A计算，按照负载电流的25%来计算纹波，电感可以选择470nH，但是实际的工作电流是0.7A左右，选择470nH的电感，可能会引起电源工作在DCM模式。选择4.7uH的电感重新测试该频段，发现超标现象得到很好的解决。

看到这里，可能很多人就会认为主机的开关电源就是引起超标的主要因素，其实不然，第一次去除干扰源1，没有明显降低，在去除干扰源1的基础上，去除干扰源2后，超标明显降低了，只能说明干扰源2相对剩下的干扰源是数量级最大的，因为EMC测试的单位是dB，并不是简单的十进制数相加减，具体的分析我会在下文中解答。最后我们再恢复背光的400KHz的电源，仅仅优化主机400KHz的开关电源电路，超标问题仍可以得到解决，这时才说明主机的400KHz是主要干扰源，仅优化主机的400KHz电路即能通过该频段测试。

回想整个过程，主要是由于前期设计时对负载的评估有误，未选择合适的电感导致的，这也是一个很好的经验教训。下文我会解释为什么在去除一个干扰源1的基础上，再去除一个干扰源2，哪怕幅值降低很多，也不能认为干扰源2是主要干扰源的原因，希望能够给大家带来一些参考。

去除干扰源1（背光开关电源），测试结果未有明显改善，在去除1的基础上，再去除干扰源2（主机开关电源），发现测试结果有了明显改善，我们可以说干扰源2就是“罪魁祸首”么？可能很多人都会认为是的，包括做了很多EMC测试的人恐怕也会这么认为，然而并不是的。

首先，答案是干扰源2并不一定就是“罪魁祸首”。

Why EMC实验中RE是以dBuV为单位，并不是我们常用的计算单位V，RE测试中用下面公式计算频点辐射强度：

式中：u1、u2、u3是不同的彼此独立的干扰源。

从式中可以看出RE的测试结果并不是简单的u1+u2+u3...

---------------------------------

列举一个实例分析计算RE测试结果：

某次实验中，RE测试结果为60dBuV,去除干扰源u1之后，RE测试结果为50dBuV，在去除干扰源u1基础，再去除干扰源u2，RE测试结果为20dBuV，再去除干扰源u3，RE测试结果为10dBuV，如果思考过程中不加入对数的信息，可能会很直观的认为，去除干扰源u1对RE帮忙不大(仅仅由60dBuV下降到50dBuV)，去除干扰源u2对实验结果最有效(由50dBuV下降到20dBuV)。

加入对数信息分析该问题，RE实测结果为60dBuV，换算成十进制为u1+u2+u3=1000uV；

去除干扰源u1后RE实测结果为50dBuV，换算成十进制为u2+u3=316uV;

去除干扰源u2后RE实测结果为20dBuV，换算成十进制为u3=10uV。

从上面的计算结果就可以很方便的看出，u1=784uV,u2=315uV,u3=10uV。

真相是u1才是最主要的干扰因素，u2次之，u3是三者中最小值。

---------------------------------

我们再回到开头的这个问题，为什么说干扰源u2并不一定是“罪魁祸首”呢，也有一种情况，去除干扰源1后波形的确是几乎没有变化（只下降1dBuV不到，或者更小），去除干扰源2后幅值下降很多，这个时候也可以说干扰源2是“罪魁祸首”。

EMC实验Debug本身就是精神体力双重压力活，再花时间一个个计算哪个是主要干扰源，可能会增加工作量，那么该如何快速的定位RE干扰源问题呢。

当对一个干扰源采取了去除措施后，那怕没有明显改善，也不要舍弃这个措施，而是在去除该干扰源的基础继续去除其他的可能干扰源，一直采取到去除某个干扰源后，发现辐射能够满足实验要求，并留有一定的余量，此时可以停止去除其他干扰源的措施。

下一步需要做的就是逐一增加之前的干扰源，首先需要考虑的是那些成本较高，或者难以实现的措施，当增加这个干扰源后没有超标，则可以继续增加其他干扰源的措施，一直到增加某个干扰源后，发现无法满足实验标准了，这样我们就可以重点关注剩下的那些干扰源了。

六、其它辐射超标的原因

辐射发射测试通不过的时候，很多测试人员喜欢从PCB上分析超标的原因。除了PCB布局、布线外，PCB上的一些电路设计对于辐射发射也会起到决定性的作用。

1）这种电路首推时钟线匹配电路。时钟信号的上升沿是决定对外辐射的一个重要因素，而匹配电路直接能够决定时钟的信号质量。譬如对于始端匹配的时钟电路，始端串连的电阻选择不当或者较小可能会造成时钟线上干扰较大。

2）去耦电路。电源管脚上面的去耦电路也是影响RE的一个重要因素。

3）其它不合理的电路。

------------------------------------------------------------

经典案例：PGND-GND跨接电容造成辐射超标

数通某产品在RE测试时，165MHz不满足Class A裕量要求，测试结果如下：

查看单板布局，发现地分割处布局如下图：

由于单板的总线频率为33MHz、165MHz恰为33MHz的5倍频，分析干扰可能是从GND耦合到PGND，通过网线驱动，从而导致辐射超标。从上图可以看到跨接电容不是两个管脚直接跨接在PGND和GND之间，而是从GND引线到PGND，然后再接跨接电容，因此怀疑是这段走线将干扰耦合到了PGND，使跨接电容没有起到作用。将该走线刮断，重新测试，测试结果如下：

165Mhz频点基本消失，为了确认电容跨接在地分割上，是否和割断有同样的效果，把电容跨接在地分割上重新测试，发现结果是仍然超标。

这个案例说明，GND和PGND之间的电容连接有时候会导致GND上面的干扰耦合到PGND上面去，在PGND上面造成干扰，然后通过电缆辐射出去，导致辐射超标。

产品认证工程师通过多年的行业工作积累，总结出一系列关于产品辐射超标原因的分析案例。此为系列（四）电源端口与辐射发射之间的关系。电源引起的辐射超标所指的是系统内部通过各种途径耦合到电源线上的干扰，通过电源线传导出设备，然后再通过电源线辐射出去的现象。

干扰源向周围空间的辐射发射可根据天线与电波传播理论来计算，构成空间辐射的条件一是要有共模驱动源，二是要有共模天线。任何两个金属体之间只要存在RF电位差，就构成一副不对称振子天线。系统内的噪声是共模驱动源，拉出机柜的电源线可看成天线的一极，电源线上的共模辐射可以近似等效成单极子天线的辐射。模型如下所示：

单极子天线在自由空间的辐射远场分布公式近似如下：

I为电流，L为线缆长度，测试点r为距离天线的距离

上式的适用条件是忽略了天线上的电流分布，适用于 ，把导线当短线处理的情况。这个公式可用来估算RE电源线和信号线的辐射强度。因为一般线缆辐射为宽带辐射，频段一般在200MHz，尤其对电源线而言，辐射主要集中在几十MHz左右。按照波速V=300M m/S，50MHz频率对应波长λ=6m，即300M m/S/50MHz=6m。按照信号完整性要求，走线长度小于波长的20分之一，也就是说在PCB板上大概可以走30cm。需要做终端配置，否则信号会畸。一般的电源线长度均在2m以内，基本上可以当作短线处理。

用电流探头卡在设备的电源线或者信号线束上，测出线束上的电流，取平均值带入上式，即可估算出远场区的场强分布。

由于电源问题导致的RE测试超标的问题很多，总结归纳一下，由于电源问题导致RE超标的具体形式有：

1）滤波器的安装问题。滤波器在安装一定要确保滤波器壳体良好接地。因为我们所要虑掉的干扰主要是纵向干扰，也就是对地地干扰。如果滤波器不能良好接地，就不能对纵向模干扰进行滤波。其次，滤波器的安装位置。滤波器作为一种抑制传导干扰的器件，还应该和机壳（屏蔽体）配合使用。干扰信号的输入端一定要在屏蔽体内部，在可能的条件下，输出端应接到屏蔽体的外部。这样来自机壳内部的干扰既不会通过电源线传导出去，又不能通过空间辐射出去。

屏蔽体上电源线滤波器的安装方法

2）这是我们最容易犯的一种错误，就是经过滤波后的电缆，同其它带有干扰的电缆捆扎或并行走线。由于线缆之间存在很大的分布电容，干扰很容易从其它电缆耦合到“干净的”电源线上，通过电源线对外辐射。

3）电源模块干扰过大或单板电源电路设计存在缺陷。无论是外购电源还是自己设计的电源，如果自身设计存在缺陷，干扰过大，无论系统滤波器是否满足要求，都有可能导致对外有强烈辐射。电源部分滤波电路设计的常见问题有电源环路问题，滤波电路器件选择有误，滤波电路的形式，滤波电路位置和布局（容易产生前后级耦合），滤波电路的接地问题等。

在测试过程中，测试人员对单板的电源端口所能采取的定位措施最多的是修改滤波电路的差模或者共模电容值以及更换共模电感的大小。一般说来，差模和共模滤波电容的容值越大越好，但是容值过大，又存在上电冲击和打火以及漏电流过大的问题；滤波电感的值也是越大越好，但又要受到通流量和体积的限制。

辐射发射测试定位过程中有这样一条经验：在首次测试不能通过后，拔掉所有的电缆继续测试，如果在不带电缆的条件下，干扰有很大下降的话，测试人员就需要从电缆入手分析辐射超标的原因。

------------------------------------------------------------

电缆辐射的原因

电缆的辐射起决定作用的是共模辐射。一个典型的电缆可以看作是单极驱动的天线，其辐射场可以通过简单模型计算出来：

1）电缆长度L超过1/4工作波长【即：L(m)≥75/f(MHz)】，且

2）电缆距离地面的高度H超过约0.1工作波长，【即H(m)≥30/f(MHz)】

那么，可以通过下面公式计算：

式中，Icm为共模电流(mA)，D为至接收天线的距离(m)。

共模干扰的来源可以分为两部分。一是电缆上的差模信号转换过来的信号，二是系统内共模干扰源直接耦合到电缆上的共模信号。在测试中关于电缆问题出现最多的原因包括：

1）电缆连接器与机壳搭接不良

连接器作为一种透穿设备壳体的器件，若与机壳搭接不良，就会把系统内部的干扰从机壳内部带出来，通过电缆辐射出去。由于趋肤效应，PCB上的干扰源在机壳内表面上感应出象波涛一样强烈的噪声干扰电流/电压，只要机壳上面的缝隙不大于波长的1/20，我们认为这些干扰只存在机壳的内表面上。如下图所示，若连接器和机壳搭接不良，在连接器的表面和机壳的内表面之间必定存在着较大的分布电容(因为距离很小)，机壳内表面上的干扰很容易耦合到连接器上，通过连接器传导出机壳，在电缆上造成对外辐射。

很多设计工程师认为，连接器设计时，其外壳已经通过接地管脚很好的连接到PCB上的大地，所以连接器不必再和机壳相连。其实，屏蔽连接器与机壳相连的主要目的并不仅仅是简单的金属搭接，而是为了使得机箱组成一个连续的屏蔽体。可以说屏蔽电缆的屏蔽层是屏蔽机壳的外延。

内部干扰通过连接器传出壳体示意图

当连接器与机壳的内表面搭接良好的时候，连接器与机壳组成了一个连续的屏蔽体，可以认为机壳上的干扰只存在屏蔽体的内表面上，传出机壳的连接器上不存在干扰，就不会造成线缆辐射。

连接器搭接良好内部干扰示意图

2）线缆插头外壳与电缆屏蔽层搭接不良

因为这种原因导致辐射发射超标，需要将电缆插头剥开，加以确认。电缆屏蔽层必须和接头外壳进行360度搭接。必须承认的是，尤其对于DB接头，搭接确实存在一定的技术问题。目前我们靠的是用铜箔胶带缠绕加焊接的方式进行搭接，很容易出现搭接不良的现象。不良的搭接意味着在接头屏蔽壳和电缆屏蔽层组成的屏蔽体上开了一个洞，使得本来存在于导体内表面的干扰泄漏到外表面，造成对外辐射。

3）对屏蔽层应该双端接地的电缆的不正确处理

这种电缆包括多芯E1线，用户线等。测试时候要保证远端的接头处屏蔽层良好接地，并且将远端的接头放置于暗室转台的下方，防止内部芯线上的干扰对外辐射。因为无论屏蔽电缆多长，内部的芯线总要从屏蔽层里面伸出来，这时候屏蔽层就有了缺口，内部的干扰就会从这个缺口泄漏出来对外辐射。

理论上讲，低于100KHz～1MHz的信号，为了避免地环路干扰，屏蔽线采用单端接地；而更高频率的信号，当线缆铺设长度可以和信号波长相比拟时，为了避免驻波效应，对屏蔽线采取多点接地方式。对于一根宽带信号电缆，若既传送低频信号又传送高频信号，那么为了兼顾不同频率的接地方式，就要采用混合接地。其实，对于低频信号其本身对外的辐射就比较低，甚至可以不用采用屏蔽电缆。采用屏蔽电缆的目的就是为了遏制高频的对外干扰，应该采用多点接地。要注意多点接地会带来地环路问题，尽管在实验室环境中这个问题并不一定能够显现出来。

4）信号电缆的铺设

存在较大干扰电流的电缆，若不具备对外辐射的条件（譬如线缆长度较短等），其本身不会造成对外辐射干扰，但是如果这种电缆和其他电缆之间存在耦合，就可能把这些干扰耦合到具有对外辐射条件的电缆上去，造成干扰。所以， 对于一些速率较高干扰大的电缆，譬如E1电缆、XDSL电缆、E3电缆、155M电缆、时钟电缆等，在机柜内敷设时可以紧靠机柜壳体走线，通过电缆和机壳之间的分布电容，为高频干扰提供一个低阻抗接口通路。同时要单独走线，注意保持与其他电缆的距离。

对电缆进行有条理的铺设，不仅看上去美观、整洁，而且对减少电缆间的耦合也有好处，应该是每一个测试人员应该养成的习惯。

5）金属体不作搭接穿过屏蔽机壳

任何穿越金属屏蔽体的金属都有可能把内部的干扰带出。屏蔽电缆与机柜不作任何搭接直接引出机柜也是测试中产品测试人员经常忽视的一个问题，应当在出口处用连接机壳的金属网包扎住，或者用带有金属丝网衬垫的卡线槽卡住电缆的屏蔽体。

6）其他设计缺陷

电缆设计若存在缺陷，譬如屏蔽层编制密度低、平衡度差；或电路上信号驱动较大，信号质量存在问题，滤波器件不满足要求等也会导致电缆辐射超标。

------------------------------------------------------------

典型案例分析

1）机柜接地线带来的辐射

如下图，B产品进行辐射发射测试时，不带业务线只带DC电源线和地线条件下发现30M～300MHz低频段内干扰很大，超出B级限值约20dBuV/m。经查，B产品的BGND和PGND在机内汇接，通过较长的导线AG与机柜屏蔽体相连接。

因AG线较长，上面存在比较大的高频阻抗，可有效感应到机内各种干扰信号。机柜壳体与接地点A存在高频电压VAG，接地线AG形成发射天线，造成整机辐射发射严重超标。

将接地线改为在机外，PGND与机柜直接短接，使AG近似为0，即VAG＝0，从而消除接地线与机柜壳体的天线效应。改进后重新测试，从下图可看出，低端辐射大幅度下降，整机辐射发射在Class B限制线下且有6dB余量。

这个案例告诉我们：屏蔽体内部的地线一定要短，保证内部干扰不耦合到接地线上。对于屏蔽机柜，接地点要选择在机柜的外表面，对于非屏蔽机柜，接地点尽量选择在机柜外表面，若一定要选择内表面，内部走线一定要短。

---------------------------------

2）电缆连接器搭接不良导致辐射超标

某产品辐射发射测试超标，经过定位，当设备引出E1线后，辐射发射测试结果就超标。问题确认为E1端口问题。

将E1电缆与接口连接器拆开后发现：E1电缆屏蔽编织层只通过几条金属丝焊接到DB68连接器金属外壳上。在高频情况下，几条金属丝上面必定存在着较大的交流阻抗，也就是说电缆的屏蔽层和设备的屏蔽机壳之间不能形成电气连续的屏蔽体。机箱内表面的干扰可以从线缆屏蔽层和机箱之间形成的缝隙中泄漏出来，耦合到电缆屏蔽层上，形成对外辐射。

将E1电缆屏蔽层与DB68连接器金属壳用铜箔包好，并在铜箔与屏蔽层、铜箔与铜箔交接处进行焊接，使铜泊与连接器良好搭接。处理后，测试结果完全能达到限值要求，并且还满足余量。

处理后的E1电缆连接器和屏蔽层形成一个整体。

---------------------------------

3）30MHz EMC测试不通过

公司的显微镜在进行EMC测试，主体机构为外部AC-DC适配器（下称适配器），由其连接至显微镜内部，内部接有一个调光PCB，一开始效果非常差，后来在调光板的输入输出端接了共模电感等，将40MHz和80MHz下的EMI给压下来了，但是30MHz还是会超5dB，内部调光板加了铜箔屏蔽罩也没有很好的解决。

另外，偶然听说电源余量会对EMI有影响，试了一下，将卤素灯的亮度调至最亮，确实通过了，可是亮度调下来就不行了。负载轻重不同，适配器工作频率变化。每次都是EMI接收机天线垂直的时候超标。

ps：适配器应该是正规的明纬品牌，也有EMC的认证证书。测试标准可能要求不同。

拆了一个国外的显微镜里的调光板，安装在我们的机子上，30MHz的时候也是超标；不过用近场探头配合频谱仪，测试出来它的调光板的辐射会小很多。

最终解决：针对30MHz要求厂家提供相应的磁环，加在适配器的输出口，并绕了2圈。

七、电源EMI解决

1、对开关电源进行EMI设计

1）开关电源设计前 EMI 一般应对策略

（1）采用交流输入 EMI 滤波器

通常干扰电流在导线上传输时有两种方式：共模方式和差模方式。共模干扰是载流体与大地之间的干扰：干扰大小和方向一致，存在于电源任何一相对大地、或中线 对大地间，主要是由 du/dt 产生的，di/dt 也产生一定的共模干扰。而差模干扰是载流体之间的干扰：干扰大小相等、方向相反，存在于电源相线与中线及 相线与相线之间。干扰电流在导线上传输时既可以共模方式出现，也可以差模方式出现;但共模干扰电流只有变成差模干扰电流后，才能对有用信号构成干扰。

交流电源输人线上存在以上两种干扰，通常为低频段差模干扰和高频段共模干扰。在一般情况下差模干扰幅度小、频率低、造成的干扰小;共模干扰幅度大、频率高， 还可以通过导线产生辐射，造成的干扰较大。若在交流电源输人端采用适当的 EMI 滤波器，则可有效地抑制电磁干扰。电源线 EMI 滤波器基本原理如图 1 所示， 其中差模电容 C1、C2 用来短路差模干扰电流，而中间连线接地电容 C3、C4 则用来短路共模干扰电流。共模扼流圈是由两股等粗并且按同方向绕制在一个磁芯 上的线圈组成。如果两个线圈之间的磁藕合非常紧密，那么漏感就会很小，在电源线频率范围内差模电抗将会变得很小;当负载电流流过共模扼流圈时，串联在相线上的线圈所产生的磁力线和串联在中线上线圈所产生的磁力线方向相反，它们在磁芯中相互抵消。 因此即使在大负载电流的情况下，磁芯也不会饱和。而对于共模干扰电流，两个线圈产生的磁场是同方向的，会呈现较大电感，从而起到衰减共模干扰信号的作用。 这里共模扼流圈要采用导磁率高、频率特性较佳的铁氧体磁性材料。

图 1：电源线滤波器基本电路图

------------------

（2）利用吸收回路改善开关波形

开关管或 二极管在开通和关断过程中，由于存在变压器漏感和线路电感，二极管存储电容和分布电容，容易在开关管集电极、发射极两端和二极管上产生尖峰电压。通常情况下采用 RC/RCD 吸收回路，RCD 浪涌电压吸收回路如图 2 所示。

图 2：RCD 浪涌电压吸收回路

​当吸收回路上的电压超过一定幅度时，各器件迅速导通，从而将浪涌能量泄放掉，同时将浪涌电压限制在一定的幅度。在开关管集电极和输出二极管的正极引线上串接 可饱和磁芯线圈或微晶磁珠，材质一般为钴（Co），当通过正常电流时磁芯饱和，电感量很小。一旦电流要反向流过时，它将产生很大的反电势，这样就能有效地 抑制二极管 VD 的反向浪涌电流。

------------------

（3）利用开关频率调制技术

频率控制技术是基于开关干扰的能量主要集中在特定的频率上，并具有较大的频谱峰值。如果能将这些能量分散在较宽的频带上，则可以达到降低于扰频谱峰值的目的。通常有两种处理方法：随机频率法和调制频率法。

随机频率法是在电路开关间隔中加人一个随机扰动分量，使开关干扰能量分散在一定范围的频带中。研究表明，开关干扰频谱由原来离散的尖峰脉冲干扰变成连续分布干扰，其峰值大大下降。

调制频率法是在锯齿波中加人调制波(白噪声)，在产生干扰的离散频段周围形成边频带，将干扰的离散频带调制展开成一个分布频带。这样，干扰能量就分散到这些分布频段上。在不影响变换器工作特性的情况下，这种控制方法可以很好地抑制开通、关断时的干扰。

------------------

（4）采用软开关技术

开关电源的干扰之一是来自功率开关管通/断时的du/dt，因此，减小功率开关管通/断的du/dt 是抑制开关电源干扰的一项重要措施。而软开关技术可以减小开关管通/断的du/dt。

如果在开关电路的基础上增加一个很小的电感、电容等谐振元件就构成辅助网络。在开关过程前后引人谐振过程，使开关开通前电压先降为零，这样就可以消除开通过程中电压、电流重叠的现象，降低、甚至消除开关损耗和干扰，这种电路称为软开关电路。

根据上述原理可以采用两种方法，即在开关关断前使其电流为零，则开关关断时就不会产生损耗和干扰，这种关断方式称为零电流关断;或在开关开通前使其电压为 零，则开关开通时也不会产生损耗和干扰，这种开通方式称为零电压开通。在很多情况下，不再指出开通或关断，仅称零电流开关和零电压开关，基本电路如图 3 和 图 4 所示。

图 3：零电压开关谐振电路

图 4：零电流开关谐振电路

通常采用软开关电路控制技术，结合合理的元器件布局及印制电路板布线、接地技术，对开关电源的 EMI 干扰具有一定的改善作用。

------------------

（5）变压器优化

------------------

（6）采用电磁屏蔽措施

一般采用电磁屏蔽措施都能有效地抑制开关电源的电磁辐射干扰。开关电源的屏蔽措施主要是针对开关管和高频变压器而言。开关管工作时产生大量的热量，需要给 它装散热片，从而使开关管的集电极与散热片间产生较大的分布电容。因此，在开关管的集电极与散热片间放置绝缘屏蔽金属层，并且散热片接机壳地，金属层接到 热端零电位，减小集电极与散热片间藕合电容，从而减小散热片产生的辐射干扰。针对高频变压器，首先应根据导磁体屏蔽性质来选择导磁体结构，如用罐型铁芯和 El 型铁芯，则导磁体的屏蔽效果很好。变压器外加屏蔽时，屏蔽盒不应紧贴在变压器外面，应留有一定的气隙。如采用有气隙的多层屏蔽物时，所得的屏蔽效果会更好。另外，在高频变压器中，常常需要消除初、次级线圈间的分布电容，可沿着线圈的全长，在线圈间垫上铜箔制成的开路带环，以减小它们之间的耦合，这个开路带环既与变压器的铁芯连接，又与电源的地连接，起到静电屏蔽作用。如果条件允许，对整个开关电源加装屏蔽罩，那样就会更好地抑制辐射干扰。

---------------------------------

2）开关电源设计后 EMI 的实际整改策略 -- 传导部分

（1）1MHZ 以内以差模干扰为主

1.150KHZ～1MHz以差模为主，1～5MHz差模和共模共同起作用，5MHz 以后基本上是共模。差模干扰的分容性耦合和感性耦合。一般 1MHZ 以上的干扰是共模，低频段是差摸干扰。用一个电阻串个电容后再并到 Y 电容的引脚上，用示波器测电阻两引脚的电压可以估测共模干扰。

2.保险后面加差模电感或电阻。

3.小功率电源可采用 PI 型滤波器处理(建议靠近变压器的电解电容可选较大些)。

4.前端的π型 EMI 零件中差模电感只负责低频 EMI，体积别选太大(DR8 太大，能用电阻型式或 DR6 更好)否则幅射不好过，必要时可串磁珠，因为高频会直接飞到前端不会跟着线走。

5.传导冷机时在 0.15～1MHZ 超标，热机时就有 7db 余量。主要原因是初级 buck 电容 DF 值过大造成的，冷机时 ESR 比较大，热机时 ESR 比较小，开关电流在 ESR 上形成开关电压，它会压在一个电流 LN 线间流动，这就是差模干扰。解决办法是用 ESR 低的电解电容或者在两个电解电容之间加一个差模电感。

6.测试 150KHZ 总超标的解决方案：加大 X 电容看一下能不能下来，如果下来了说明是差模干扰。如果没有太大作用那么是共模干扰，或者把电源线在一个大磁环上绕几圈， 下来了说明是共模干扰。如果干扰曲线后面很好，就减小 Y 电容，看一下布板是否有问题，或者就在前面加磁环。

7.可以加大 PFC 输入部分的单绕组电感的电感量。

8.PWM 线路中的元件将主频调到 60KHZ 左右。

9.用一块铜皮紧贴在变压器磁芯上。

10.共模电感的两边感量不对称，有一边匝数少一匝也可引起传导 150KHZ～3MHZ 超标。

11.一般传导的产生有两个主要的点：200KHZ 和 20MHZ 左右，这几个点也体现了电路的性能；200KHZ 左右主要是漏感产生的尖刺；20MHZ 左右主要是电路开关的噪声。处理不好变压器会增加大量的辐射，加屏蔽都没用，辐射过不了。

12.将输入 buck 电容改为低内阻的电容。

13.对于无 Y-CAP 电源，绕制变压器时先绕初级，再绕辅助绕组并将辅助绕组密绕靠一边，后绕次级。

14.将共模电感上并联一个几Ｋ到几十Ｋ电阻。

15.将共模电感用铜箔屏蔽后接到大电容的地。

16.在 PCB 设计时应将共模电感和变压器隔开一点以免互相干扰。

17.保险套磁珠。

18.三线输入的将两根进线接地的 Y 电容容量从 2.2nF 减小到 471。

19.对于有两级滤波的可将后级 0.22uF X电容去掉(有时前后 X 电容会引起震荡) 。

20.对于π型滤波电路有一个 buck 电容躺倒放在 PCB 上且靠近变压器此电容对传导 150K～2MHZ 的Ｌ通道有干扰，改良方法是将此电容用铜泊包起来屏蔽接到地，或者用一块小的 PCB 将此电容与变压器和 PCB 隔开。或者将此电容立起来， 也可以用一个小电容代替。

21.对于π型滤波电路有一个 buck 电容躺倒放在 PCB 上且靠近变压器此电容对传导 150K～2MHZ 的Ｌ通道有干扰，改良方法是将此电容用一个 1uF/400V 或者说 0.1uF/400V 电容代替， 将另外一个电容加大。

22.将共模电感前加一个小的几百 uH 差模电感。

23.将开关管和散热器用一段铜箔包绕起来，并且铜箔两端短接在一起，再用一根铜线连接到地。

24.将共模电感用一块铜皮包起来再连接到地。

25.将开关管用金属套起来连接到地。

26.加大 X2 电容只能解决 150KHz 左右的频段，不能解决 20MHz 以上的频段，只有在电源输入加以一级镍锌铁氧体黑色磁环，电感量约 50uH～1mH。

27.在输入端加大 X 电容。

28.加大输入端共模电感。

29.将辅助绕组供电二极管反接到地。

30.将辅助绕组供电滤波电容改用瘦长型电解电容或者加大容量。

31.加大输入端滤波电容。

32.150K～300KHZ 和 20M～30MHZ 这两处传导都不过，可在共模电路前加一个差模电路。也可以看看接地是否有问题，该接地的地方一定要加强接牢，主板上的地线一定要理顺，不同的地线之间走线一定要顺畅不要互相交错的。

33.在整流桥上并电容，当考虑共模成分时，应该邻角并电容，当考虑差模成分时，应该对角并电容。

34.加大输入端差模电感。

------------------

（2）1MHZ～5MHZ 差模共模混合

采用输入端并联一系列 X 电容来滤除差摸干扰并分析出是哪种干扰超标并以解决。

1.对于差模干扰超标可调整 X 电容量，添加差模电感器，调差模电感量。

2.对于共模干扰超标可添加共模电感，选用合理的电感量来抑制；

3.也可改变整流二极管特性来处理一对快速二极管如 FR107 一对普通整流二极管 1N4007。

4.对于有 Y 电容的电源，干扰在 1M 以前以差模为主，2-5M 是差模和共模干扰。对于 NO-Y 来说，情况不一样，1M 以前的共模也非常厉害。在前面加很多 X 电容，滤光差模，改不改变压器对差模没有影响了，如果还有变化，就是共模了。差共模分离的方法：在 AC 输入端加很多 X 电容，从小到大，这样可以把差模滤去，剩下的就是共模了，再与总的噪音相比较，就能看出差模的大小。

5.绕制变压器时将所有同名端放在一边，可降低 1.0MHZ～5.0MHZ 传导干扰。

6.对于小功率用两个差模电感，减少差模电感匝数可降低传导 1.2MHZ 干扰。

7.加大 Y 电容，可降低传导中段 1MHZ～5MHZ 干扰。

8.对于无Ｙ电容的开关电源 EMI 在 1MHZ～6MHZ 超标，如加了Ｙ电容后 EM 降下来了的话，就可在变压器初次级间加多几层胶纸。

9.将 MOS 管散热片接 MOS 管 S 极。

10.在输入端滤波电容上并联小容量高压瓷片或者高压贴片电容。

------------------

（5）5M---20MHZ 以共摸干扰为主，采用抑制共摸的方法

1.对于外壳接地的，在地线上用一个磁环串绕 2-3 圈会对 10MHZ 以上干扰有较大的衰减作用；

2.可选择紧贴变压器的铁芯粘铜箔，铜箔要闭环。

3.处理后端输出整流管的吸收电路和初级大电路并联电容的大小。

4.在变压器初级绕组上用一根很细的三重绝缘线并绕一个屏蔽绕组，屏蔽绕组的一端接电源端另外一端通过一个电容接到地。

5.可将共模电感改为一边匝数比另一边多一匝，另其有差模的作用。

6.将开关管 D 极加一小散热片且必需接高压端的负极，变压器的初级起始端连接到 MOS 管 D 极。

7.将次级的散热片用一个 102 的 Y 电容接到初级的 L/N 线， 可降低导干扰。

8.如果加大Ｙ电容传导干扰下来了，则可以改变变压器绕法来改良，可在初次级间加多几层胶带；如果加大Ｙ电容传导干扰未改善，就要改电路可改好不必改变压器绕法。

9.将变压器电感量适当加大，可降低 RCC 开关电源在半载时的传导干扰。

10.用变压器次级辅助绕组来屏蔽初级主绕组，比用变压器初级辅助绕组来屏蔽初级主绕组，传导整体要好得多。

11.传导整体超标，用示波器看开关管 G 和 D 极波形都有重叠的现象，光藕供电电阻从输出滤波共模电感下穿过接输出正极改接不从大电流下穿过后一切 OK。

12.在输入端 L 线和 N 线各接一 681/250V 的 Y 电容，Y 电容另外一端接次级地。

13.将次级的辅助绕组用来屏蔽初级主绕组，可降低传导 3-15MHZ 干扰。用次级的辅助绕组来屏蔽初级主绕组，比用初级的辅助绕组来屏蔽初级主绕组传导要好得多。

14.在 PCB 板底层放一层铜片接初级大电容负极。

15.将整个电源用一块铜片包起来， 铜片接初级大电容负极。

16.减小 Y 电容容量。

------------------

（6）对于 20M～30MHZ

1.对于一类产品可以采用调整对地 Y2 电容量或改变 Y2 电容位置；

2.调整一二次侧间的 Y1 电容位置及参数值；

3.在变压器外面包铜箔，变压器最里层加屏蔽层，调整变压器的各绕组的排布。

4.改变 PCB LAYOUT。

5.输出线前面接一个双线并绕的小共模电感；

6.在输出整流管两端并联 RC 滤波器且调整合理的参数；

7.在变压器与 MOSFET 之间加磁珠；

8.在变压器的输入电压脚加一个小电容。

9.可以用增大 MOS 驱动电阻。

10.可能是电子负载引起的，可改用电阻负载。

11.可将 MOS 管 D 端对地接一个 101 的电容。

12.可将输出整流二极管换一个积电容小一点的。

13.可将输出整流二极管的 RC 回路去掉。

14.将输入端加两个 Y 电容对地，可降低传导 25M～30MHZ 干扰。

15.紧贴变压器的磁芯上加一铜皮，铜皮连接到地。

16.传导后段 25MHZ 超标可在输出端加共模电感，也可在开关管源极检测电阻上套一长的导磁力合适的磁珠。

---------------------------------

4）开关电源设计后 EMI 的实际整改策略 -- 辐射部分

（1）30M～50MHZ 普遍是 MOS 管高速开通关断引起

1.可以用增大 MOS 驱动电阻；

2.RCD 缓冲电路采用 1N4007 慢管；

3.VCC 供电电压用 1N4007 慢管来解决；

4.或者输出线前端串接一个双线并绕的小共模电感；

5.在 Mosfet 的 D-S 脚并联一个小吸收电路；

6.在变压器与 Mosfet 之间加 bead core；

7.在变压器的输入电压脚加一个小电容；

8.PCB 的 Layout 时大电解电容、变压器、MOS 构成的电路环尽可能的小；

9.变压器、输出二极管、输出平波电解电容构成的电路环尽可能的小。

------------------

（2）50M～100MHZ 普遍是输出整流管反向恢复电流引起

1.可以在整流管上串磁珠；

2.调整输出整流管的吸收电路参数；

3.可改变一二次侧跨接 Y 电容支路的阻抗，如 PIN 脚处加 bead core 或串接适当的电阻；

4.也可改变 Mosfet，输出整流二极管的本体向空间的辐射（如铁夹卡 Mosfet; 铁夹卡 Diode，改变散热器的接地点）。

5.增加屏蔽铜箔抑制向空间辐射 200MHZ 以上开关电源已基本辐射量很小，一般可过 EMI 标准。

---------------------------------

5）开关电源 EMI 的对策处理小结

1.外部构造的屏蔽处理；

2.产品外部的电缆线处理；

3.产品内部的电缆线处理；

4.PCB 布线处理；

5.开关电源的振荡频率的选择；

6.IC 型号的选择；

7.磁性材料的频率和带宽的选择；

8.变压器的选型、绕法和设计；

9.散热器的接地方式的处理。

2、案例1-DCM反激电源的EMI解决

其输入线上的电流如下：

如将其放大：

可以看到电流波形为，众多三角波组成，但是其平均值为工频的正弦。那么讲输入电流做傅立叶分析，可以得到：

可以看到，除了100KHz开关频率的基波之外，还有丰富的谐波。继续分析到更高频率，可以看到：

如果不加处理，仅差模电流就可以让传导超标。 那么如何，来阻挡这些高频电流呢？最简单有效的，就是加输入滤波器。

在输入端加一个RC滤波器：

在对输入电流做傅立叶分析：

​可以看到高频谐波明显下降。

如果加LC滤波器：

对输入电流做分析：

​可以看到滤波效果更好，但是在低频点却有一处更高了。这个主要是LC滤波器谐振导致。而实际电路中，由于各种阻抗的存在。LC不太容易引起谐振，但是也会偶尔发生。如果在传导测试中发现低频段，有非开关频率倍频的地方超标，可以考虑是否滤波器谐振。

3、案例2-优化Layout

RE实验中，最关键的可能也是最难的就是找到干扰源，进而确定是传导辐射还是空间辐射，选择对应的是一定要加屏蔽罩(那怕环路面积很小，辐射能量还是很强)还是仅仅依靠滤波等就能解决问题。

实验现象：

​在160MHz～180MHz出现一大段宽带超标，对于宽带超标，正常是电源或数据信号引起的，我们对这段频率进行展开，计算频差为300KHz，对照携带的产品频点分布图，发现有一颗电源芯片的频率就是300KHz,首先尝试断开该开关电源，测试曲线图如下：

发现对应频段改善很明显，很幸运找到了干扰源。

下一步对开关电源进行优化，可以从Layout角度、滤波、减小环路面积、减缓Mosfet启动时间、增加输入电源的滤波(个人觉得这个电容的增加类似PDN中电容，为输出后端提供瞬时能量，降低di/dt和du/dt)、增加屏蔽罩等。

先考虑减小环路面积，由于辐射超标频段是160MHz～180MHz，对照通用的电容谐振频率特性曲线，选择多个10nF并联的电容接在电容输出端，测试后发现有一定的改善(140MHz～160MHz新增加了一个频段，可能跟Setup有关)。

在增加10nF输出电容的基础上再减缓Mosfet启动时间，即在Boost端增加22R电阻（虽然减缓了上升沿时间，但也会增加Mosfet管的上升平台时间，增加功耗），重新测试曲线图：

​进一步有所下降，而且可以满足测试标准，这个时候，可能有的人会认为大功告成了，但是这儿有另外一个问题出现，由于该开关电源后端负载过大，占空比已经接近芯片极限了，较难满足低电压情况下工作，如果再延缓Mosfet管上升沿时间，增加自身功耗，将会进一步增加输入功率，从电池输入端到电源的输入压降进一步增加，更难满足客户低电压的需求，所以延缓导通时间用在这儿并不合适。

考虑优化Layout，对于开关电源芯片，需要特别关注SW这个区域的面积要最小，即电感、Mosfet管、二极管包裹的面积要最小。

手动调整这部分面积，在增加输出滤波电容的基础上，重新测试：

​测试通过。

总结：在解决EMC问题的基础上还需要考虑多种因素，比如BOM成本，改善后是否影响到基本功能，比如开展频的确可以帮助通过测试，但是会影响到产品性能；减缓上升沿时间，可以减小高次谐波，但同时也会增加功耗(电源芯片)，减小有效的采样时间(MCU芯片)；增加信号线上的电阻，可以减小辐射问题，但同时也会降低产品的抗干扰能力。总之，在遇到问题时，考虑多种因素情况下，寻求最合适的方法才是对一名电子工程师的巨大挑战。

系统的EMC内容移步：EMC、抗干扰。觉得不错，动动发财的小手点个赞哦！关注我，后续干货官方有提醒！