直接数字频率合成器(DDS: Direct Digital Synthesizers)又称数字压控振荡器(NCO: Numerically Controlled Oscillator)在数字通信系统中被广泛使用,例如:正交合成器(产生正弦和余弦信号)常用于数字上/下变频器和调制/解调器中。AMD提供了专门的DDS IP,用户只需根据设计需求进行定制。
这个IP有两种工作模式:Rasterized模式和Standard模式,如下图所示,可通过Mode Of Operation进行设定。那么什么场景下用Rasterized模式?Rasterized模式和Standard模式又有什么区别呢?
我们先了解一下DDS的工作原理,如下图所示,DDS由两部分构成:相位累加器和相位波形转换器。前者根据给定的初始相位和相位步进值输出目标相位值,后者又称波形存储器,根据输入的相位值输出对应的幅度值。
在栅格化模式下,相位累加器是一个模M的计数器,计数器的初始值即为相位偏移,计数器的步进值用于控制最终输出信号的中心频率。模值M决定了频率分辨率,即
这里fs为采样率,也就是相位累加器的工作时钟频率。以fout表示输出信号的中心频率,那么
从而可确定相位步进值pinc为
栅格化模式下相位累加器和波形存储器之间没有量化器,意味着相位累加器的所有操作数均为整数,故此模式适用于fout与fs之比可表示为两个整数之比,这可由上式验证。
我们看一个案例,系统工作频率200MHz,模值M=1000,输出信号频率5MHz,故可得
基于此,DDS IP的参数配置如下图所示:
在Summary页面可以看到整体信息,这里需要注意无杂散动态范围SFDR只和输出信号的位宽有关,例如这里输出信号位宽为8,那么SFDR就是48dB,即SFDR=6Wout(Wout是输出信号位宽)。
实际上,根据DDS的工作原理,除了可以输出正弦信号之外,还可以输出其他波形的信号。无需其他额外逻辑,在上述参数配置的情况下,相位累加器的输出将呈现锯齿波,而相位累加器的最高位将呈现方波,如下图所示。
Copyright @ FPGA技术驿站