实验一 数字实验箱的使用及基本门电路的逻辑功能
一、 实验目的和要求
1.熟悉型数字实验箱的结构和使用方法.
2.掌握基本门电路的逻辑功能及测试方法。
二、实验内容和原理
1、数字逻辑实验箱
目前数字电路的实验,通常都在数字逻辑实验箱上进行,实验箱一般包括以下几个部分组成:
① 直流稳压电源 ② 脉冲源③ 逻辑电平显示数据电平开关 ④ BCD七段译码显示 ⑤ 1C插座及自锁紧插孔 ⑥ 阻容元件区 ⑦ 电位器组
2、基本门电路的逻辑功能
常用基本门电路有“与”、“或”、“非”、“与非”、“或非”、“与或非”“异或”。它们的逻辑表达式及逻辑符号为:
③ 非门
①与门Z=ABCD ②或门Z=A+B+C ④与非门
⑤或非门
⑥与非门
⑦与或非门
三、操作方法和实验步骤
1、数字逻辑实验箱的使用
(1)将八个电平控制开关(K1K8)的输出插孔与八个电平指示器的输入插孔(L1-L8)依次接通,当开关向上板时,输出高电平即逻辑1,开关向下扳时,输出低电平即逻辑0,板动开关观察电平指示器的L1-L8,使其输出00000000,,11110000,01010101,11111111时,观察电平指示器的指示是否与之相一致。
(2)将电平控制开关K4、K3、K2、K1的输出插孔与BCD码显示器的低位输入端D1、C1、B1、A1依次接通,将电平控制开关K8、K7、K6、K5的输出插孔与BCD码显示器的低位输入端D2、C2、B2、A2依次接通,扳动控制开关其输出为:00000000、00010001、 00100010、00110011、01010101、01100110、10001000、10011001,观察数码管显示的数字,看能否显示0-99的任意数。
四、实验结果与分析
2、基本门电路逻辑功能的测试
(1)或非门逻辑功能的测试
①将或非门74S27插入实验插座上。
②按图2-2接线,门的输入段3、4、5分别接逻辑开关K1、K2、K3的逻辑电平输出插孔,门的输出端6接电平指示器输入端L1,若发光二极管亮表示门的输出状态为“1”,若发光二极管不亮表示门的输出状态为“0”。门的7端接地,14端接+5V。
③使输入端(3、4、5)为表2-1情况下,分别测出输出端(6)的逻辑状态,并将结果填入表2-1中
表2- | |||
---|---|---|---|
输入 | 输出 | ||
3(A) | 4(B) | 5(C) | 6(Z) |
0 | 0 | 0 | 1 |
0 | 0 | 1 | 0 |
0 | 1 | 0 | 0 |
0 | 1 | 1 | 0 |
1 | 0 | 0 | 0 |
1 | 0 | 1 | 0 |
1 | 1 | 0 | 0 |
1 | 1 | 1 | 0 |
图2-2
(2)与或非门逻辑功能的测试
①将与或非门74LS51插入实验室插座上。按图2-3连接好电路。
②接通电源,按表2-2的要求进行实验。将测得的结果填入表中。
表2-2 | ||||
---|---|---|---|---|
输入 | 输出 | |||
2(A) | 3(B) | 4(C) | 5(D) | 6(Z) |
0 | 0 | 0 | 0 | 1 |
0 | 0 | 0 | 1 | 1 |
1 | 0 | 1 | 0 | 0 |
1 | 0 | 1 | 1 | 0 |
0 | 1 | 0 | 0 | 1 |
0 | 1 | 0 | 1 | 1 |
0 | 1 | 1 | 0 | 1 |
0 | 1 | 1 | 1 | 0 |
1 | 1 | 1 | 0 | 0 |
1 | 1 | 1 | 1 | 0 |
(3)异或门逻辑功能的测试
①将异或门74LS86插入实验室插座上。按图2-4连接好电路。
②接通电源,按表2-3的要求进行实验。将测得的结果填入表中。
表2-3 | ||
---|---|---|
输入 | 输出 | |
1(A) | 2(B) | 3(Z) |
0 | 0 | 0 |
0 | 1 | 1 |
1 | 0 | 1 |
1 | 1 | 0 |
(4)与非门逻辑功能的测试
①将与非门74LS20插入实验室插座上。按图2-5连接好电路。
②接通电源,按表2-4的要求进行实验。将测得的结果填入表中。
表2-4 | ||||
---|---|---|---|---|
输入 | 输出 | |||
1(A) | 2(B) | 4(C) | 5(D) | 6(Z) |
0 | 0 | 0 | 0 | 1 |
1 | 0 | 0 | 0 | 1 |
1 | 0 | 0 | 1 | 1 |
1 | 1 | 0 | 0 | 1 |
1 | 1 | 0 | 1 | 1 |
1 | 1 | 1 | 0 | 1 |
0 | 1 | 1 | 1 | 1 |
1 | 1 | 1 | 1 | 0 |
(5)利用与非门组成其它逻辑门,并测试其逻辑功能
①非门
74LS20是四输入端双与非门,前面的实验只用了一个与非门,现在将另一个与非门按图2-6接成非门。接通电源,按表2-5的要求进行实验,并将测得的结果填入表中。
表2-5 | |
---|---|
输入 | 输出 |
9(A) | 8(Z) |
0 | 1 |
1 | 0 |
分析:通过芯片的内部结构来了解掌握芯片的功能以及使用方法;在连接线路以及安装芯片时不要忘了关闭电源;安装芯片时注意芯片不要安反以防烧毁芯片;开始实验前要检查线路以及指示灯能否正常工作;
实验 二 组合电路的实验分析
一、实验目的
二、实验内容
1、半加器逻辑功能测试
2、全加器逻辑功能的测试
3、四位二进制全加器逻辑功能的测试
一、 操作方法和实验步骤
(一)、半加器逻辑功能测试
实验步骤
S=A
·
B+A B
`; C=AB`
输入 | 输出 | ||
---|---|---|---|
A | B | S | C |
0 | 0 | 0 | 0 |
0 | 1 | 1 | 0 |
1 | 0 | 1 | 0 |
1 | 1 | 0 | 1 |
(二)、全加器逻辑功能的测试
实验步骤
输入 | 输出 | |||
---|---|---|---|---|
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 1 | 0 |
0 | 1 | 0 | 1 | 0 |
0 | 1 | 1 | 0 | 1 |
1 | 0 | 0 | 1 | 0 |
1 | 0 | 1 | 0 | 1 |
1 | 1 | 0 | 0 | 1 |
1 | 1 | 1 | 1 | 1 |
(三)、 四位二进制全加器逻辑功能的测试
输入 | 输出 | ||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|
0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
1 | 0 | 0 | 0 | 0 | 1 | ||||||||
0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 |
1 | 0 | 1 | 0 | 1 | 0 | ||||||||
0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 |
1 | 1 | 0 | 0 | 0 | 0 | ||||||||
0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
1 | 1 | 1 | 1 | 1 | 1 |
三、实验结果与分析
实验结果:完成了三个实验任务,对半加器,全加器,和74LS83芯片的设计和功能有更深刻的了解。
分析: 半加器只能够实现同一位上的两个数的相加,可以通过异或和与非门实现,全加器能够计算来自前一位的进位,集成的74LS83芯片可以通过级联应用实现连续多位的运算。
实验 三 组合逻辑电路的设计(一)
一、实验目的
掌握组合逻辑电路的设计方法,并通过实验结果验证理论知识。
二、实验内容与步骤
1、设计一个半减器,使之能完成两个一位二进制数
和
的减法运算(不考虑低位的借位),输出差和向高位的借位。
2、设计一个表决电路,三个输入
有两个或两个以上为1时,输出为1,否则输出为0。
三、 实验结果
1、详细写明整个实验过程 2、将实验过程和实验结果叙述清楚。
实验一:
真值表
A | B | Di | Bo |
---|---|---|---|
0 | 0 | 0 | 0 |
0 | 1 | 1 | 1 |
1 | 0 | 1 | 0 |
实验二:
电路图:
真值表
A | B | C | S |
---|---|---|---|
0 | 0 | 0 | 0 |
0 | 0 | 1 | 0 |
0 | 1 | 0 | 0 |
0 | 1 | 1 | 1 |
1 | 0 | 0 | 0 |
1 | 0 | 1 | 1 |
1 | 1 | 0 | 1 |
1 | 1 | 1 | 1 |
实验 四 74LS138芯片的测试及应用
一 、 实验目的
1掌握组合逻辑电路的相关知识
2 学会使用操作74LS138芯片。
二 、 实验内容
1.测试74LS138芯片的功能。
2.使用74LS138译码器实训F=AB+BC+AC
三 、 操作方法与实验步骤
1.根据引脚图,对芯片进行连线,得到真值表
输入 | 输出 | |||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|
S1 | S2+S3 | A0 | Y0` | Y1` | Y2` | Y3` | Y4` | Y5` | Y6` | Y7` | ||
0 | X | X | X | X | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
X | 1 | X | X | X | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
1 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 |
1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 |
1 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |
1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
3. 将与或式化为与非与非式:
AB+BC+AC=ABC+ABC+A
BC+AB·
C=((ABC)’(ABC’)(A·
BC)(AB`C))’
根据与非与非式设计电路。
四. 实验结果及分析
当一个选通端为高电平,另两个选通端和为低电平时,可将地址端的二进制编码在Y0至Y7对应的输出端以低电平译出。
任何时刻要么全为高电平1—芯片处于不工作状态,要么只有一个为低电平0,其余7个输出全为高电平1。
使用74LS138译码器进行编程即将要求的内容转化成74LS138芯片对应的输出的形式
实验五 触发器
一 实验目的
1、学习触发器逻辑功能的测试方法
2、学习基本RS触发器,JK触发器,D触发器的逻辑功能及触发方式。
3、了解不同触发器之间的相互转换。
二 实验内容与步骤
1、D触发器逻辑功能测试
(1)用一块集成D触发器74LLS74,按图6-6接线,
、
、D端分别接电平控制开关插孔K1、K2、K3,CP端接单脉冲输出插孔P+, Q、
端分别接电平指示器插孔L1、L2。
(2)直接置0、置1功能测试
按表6-2的要求,改变
、
(D和CP处于任意状态),测试
、
的功能,并将测试结果填入表6-2中。
(3)逻辑功能测试
将
和端置1,按表6-3的要求进行实验,并将测试结果填入表中。
3、JK触发器逻辑功能测试
(1)用一块集成JK触发器74LLS76, 按图6-7接线,
、
、J、K端分别接电平控制开关插孔K1、K2、K3、K4,CP端接单脉冲输出插孔P+,Q、
端分别接电平指示器插孔L1、L2。
(2)直接置0、置1功能测试
按表6-4的要求,改变
、
(J、K和CP处于任意状态),测试
、
的功能,并将测试结果填入表中。
(3).逻辑功能测试
将
和端置1,按表6-5的要求进行实验,并将测试结果填入表中。
(1)将JK触发器转换成T触发器,验证其逻辑功能。
(2)将D触发器转换成将JK触发器转换成
触发器,验证其逻辑功能。从CP端输入3.5V的连续脉冲,用双踪示波器观察并画出触发器的输入输出波形。
以下两项为选作内容:
(3)将D触发器转换成JK触发器,验证其逻辑功能。
(4)将JK触发器转换成D触发器,验证其逻辑功能。
三 实验结果
表6-2
Q | Q’ | ||
---|---|---|---|
0➡1 | 0 | 0 | 1 |
1➡0 | 0 | 1 | 1 |
0 | 0➡1 | 1 | 0 |
0 | 1➡0 | 1 | 1 |
表6-3
D | CP | Q | |
---|---|---|---|
Q=0 | Q=1 | ||
0 | ⬆ | 0 | 0 |
⬇ | 0 | 1 | |
1 | ⬆ | 1 | 1 |
⬇ | 1 | 1 |
表6-4
Q | Q’ | ||
---|---|---|---|
0 | 1 | 0 | 1 |
1 | 0 | 1 | 0 |
1 | 1 | 1 | 0 |
0 | 0 | 1 | 1 |
表6-5
J | K | CP | ||
---|---|---|---|---|
0 | 0 | ↓ | 0 | 1 |
0 | 1 | ↓ | 0 | 0 |
1 | 0 | ↓ | 1 | 1 |
1 | 1 | ↓ | 1 | 0 |
实验六:计数器(一)
一 、实验目的
1、学习用JK触发器组成计数器。
2、学习计数器逻辑功能的测试方法。
3、熟悉异步二进制计数器,异步二一十进制计数器的工作原理。
二 、实验内容及原理
1.异步二进制计数器
真值表:
CP数 | 二进制码 | 十进制数 | |||
---|---|---|---|---|---|
Q4 | Q3 | Q2 | Q1 | ||
0 | 0 | 0 | 0 | 0 | 0 |
1 | 0 | 0 | 0 | 1 | 1 |
2 | 0 | 0 | 1 | 0 | 2 |
3 | 0 | 0 | 1 | 1 | 3 |
4 | 0 | 1 | 0 | 0 | 4 |
5 | 0 | 1 | 0 | 1 | 5 |
6 | 0 | 1 | 1 | 0 | 6 |
7 | 0 | 1 | 1 | 1 | 7 |
8 | 1 | 0 | 0 | 0 | 8 |
9 | 1 | 0 | 0 | 1 | 9 |
10 | 1 | 0 | 1 | 0 | 10 |
11 | 1 | 0 | 1 | 1 | 11 |
12 | 1 | 1 | 0 | 0 | 12 |
13 | 1 | 1 | 0 | 1 | 13 |
14 | 1 | 1 | 1 | 0 | 14 |
15 | 1 | 1 | 1 | 1 | 15 |
16 | 0 | 0 | 0 | 0 | 0 |
2、异步二一十进制计数器
验证真值表:
CP数 | 二进制码 | 十进制数 | 进位C | |||
---|---|---|---|---|---|---|
Q4 | Q3 | Q2 | Q1 | |||
0 | 0 | 0 | 0 | 0 | 0 | 0 |
1 | 0 | 0 | 0 | 1 | 1 | 0 |
2 | 0 | 0 | 1 | 0 | 2 | 0 |
3 | 0 | 0 | 1 | 1 | 3 | 0 |
4 | 0 | 1 | 0 | 0 | 4 | 0 |
5 | 0 | 1 | 0 | 1 | 5 | 0 |
6 | 0 | 1 | 1 | 0 | 6 | 0 |
7 | 0 | 1 | 1 | 1 | 7 | 0 |
8 | 1 | 0 | 0 | 0 | 8 | 0 |
9 | 1 | 0 | 0 | 1 | 9 | 1 |
10 | 0 | 0 | 0 | 0 | 0 | 0 |
三 、操作方法与实验步骤
1.由实验讲义,我们已知异步二进制计数器和同步二进制计数器的逻辑图和74LS73芯片的引脚图。
2.测试足够数量的接线,并分别测试芯片的功能,保证实验的正常进行。
3.参照引脚图 我们可以进行连线,并进行测试。
四 、实验结果及分析
1 在异步的二进制计数器中,Q1随每一个下降沿的出现而反转,Q2,Q3,Q4依次是根据上一个输出端的下降沿出现而反转,Q1,Q2,Q3,Q4的反转频率依次是上一级的一半。
2 相较于异步的二进制计数器,异步的二-十进制计数器,多了由输出信号向输入信号的负反馈,通过负反馈,完成,每十个脉冲一组的循环。通过这种负反馈我们可以类似的作出其他进制的计数器。
实验七 触发器逻辑功能的测试
一、实验目的和要求
实验一:测试两个74LS160芯片和与非门74LS00芯片组成的100进制计数器的功能;
实验二:测试两个74LS160芯片和与非门74LS00芯片外加74LS20芯片组成的27进制计数器的功能;
二、 实验内容和原理
原理:
74LS160是集成单元二一十进制同步计数器,它除计数外,还有全复0,状态预置,保持等功能。
计数器74LS160的CP为计数脉冲输入端; Cr是复位控制端,当Cr为低电平时,不管其它输入信号如何,计数器立即恢复到0000状态,LD为状态预置控制端。当Cr=1, LD=0, 且CP端输入一个上升沿时,将使输入的A、B、C、D状态预置到计数器的状态QA, QB, Qc, QD上去了,P和T都是保持控制端,当Cr=LD=1,.而P或T为0时,不管有无CP信号及ABCD如何,计数器将保持原状态不变,只有当Cr、LD、P、T四个控制端全为高电平1时,计数器才能按8421码计数,而且状态是在CP上升沿时翻转。此外还有进位输出端Oc;它的作用是每计数至1001时,输出一个宽度等于计数脉冲周期的正脉冲信号。
两个十进制计数器可以组成一个10X 10-100进制的计数器,个位计数器的进位输出端Oc就作为十位计数器的CP输入,当个位计数器从0开始输入十个计数脉冲时,其Oc端输出一个下降沿,经G倒相,就成为十位计数器翻转所需要的上升沿。
在100进制计数器的基础上,加上一定的复位反馈电路,可以构成100以内的任意进制计数器。本实验要求构成27进制计数器,也就是当十位计数器状态成为0010, 个位计数器状态成为0111时,产生一个复位信号,使两位计数器为状态返回到0000状态。当计数到27时,QA、QB、QC、QB均为1,与非门G输出为0,使两位计数器复位。
内容:
1、74LS160芯片组成100进制计数器的功能测试
2、74LS160芯片组成27进制计数器的功能测试
三、 操作方法与实现步骤
1、74LS160芯片组成100进制计数器的功能测试
(1)由两块十进制计数器74LS160和一块双与非门74LS00 按图2连接可组成100进制计数器。这里使QA,QB, QC, QD接BCD码输入端的高四位,QA,QB, QC, QD接BCD码输入端的低四位。由实验箱的数码管来显示计数器的状态。首先使两个计数器都清零,然后计数。观察显示数字的变化规律。看其是否是100进制计数器。
注意左侧的芯片从15输出端引出导线连接与非门74LS00后再与右侧芯片的接口2相连,测试时建议选择最低的频率以便于观察。
2、74LS160芯片组成27进制计数器的功能测试
(1)在100进制计数器的基础上,按图3增加与非门G的有关连线(G由74LS20担任),即可组成27进制计数器。首先清零,然后计数,观察显示数字的变化规律。看其是否是27进制计数器。
(2)注意连接的导线从74LS20芯片中输出后要返回到两个74LS160芯片的输入端cp段(接口为2),然后连接到脉冲后选择最低频率观察。
四、 实验结果与分析
1、74LS160芯片组成100进制计数器的功能测试
观察到数码显示器能成功地从1跳到99即可。
分析:要接成100进制加法计数器, 重点在于处理低位74160从1001->0000时向高位74160提供进位信号的问题.当低位74160到达状态1001后, 其RCO引脚变为高电平; 此时高位74160的ENT引脚也随之变为高电平. 当下一系统上升沿信号到来时, 两片74160的状态都+1, 而后低位74160的状态变为0000, 其RCO引脚随之变为低电平, 高位74160的ENT引脚也随之变为低电平. 当系统上升沿信号再次到来时, 低位74160依旧实现+1操作, 而高位74160由于其ENT引脚变为低电平, 则处于保持状态: 直到低位74160的状态再次到达1001时, 再次重复上述过程
2、74LS160芯片组成27进制计数器的功能测试
观察到数码显示器能成功地从1跳到26即可。
分析:要接成27进制加法计数器, 重点在于处理低位74160从1001->0000时向高位74160提供进位信号的问题.通过在第一片外加的逻辑电路,每计数到7会译出一个信号与上第二片的外加逻辑电路每到2译出的信号,此信号就是计数到27的进位信号,将此信号再接回两片的清零或置数端即可。
五、实验反思
由于我们拿到的芯片并非是正确的74LS160芯片,而是标上74LS160芯片的161芯片,我们的实验无法正常进行实际上得到的是256位计数器,同样在设计27进制计数器时按照接线图链接的结果也不是27进制。