为什么AI不能够用来编写RTL？

设计重用已成为半导体设计行业的基石，但准备好使用 AI 生成的 RTL 了吗？

就在几个月前，生成式人工智能还只是对未来可能性的承诺。今天，几乎每个有一丝好奇心的人都尝试过 ChatGPT。大多数人都对它的功能印象深刻，但同时也看到了它的局限性。

关于使用 ChatGPT 或类似的东西来编写 Verilog RTL 的问题，大多数人认为它没有多大价值。ChatGPT 可以在现有设计上进行训练，GitHub、RISC-V 和其他存储库中也有一些，但从 AI 的角度来看，数量很少，甚至可能不足以上手。

我们每个人都面临着与 ChatGPT 类似的问题，很容易受到互联网上不良数据的影响。很难判断这些 RTL 是否是好的，RTL的设计目的是什么以及如何验证它？

EDA擅长设计重用、而不擅长人工智能。

芯片行业需要更快地创建可以包括大量晶体管的设计。如果每次都不得不担心系统中的每个模块，就无法快速地提高芯片的晶体管数量。许多系统需要一套丰富的通信接口，每个接口都尽可能快地更新，同时利用可用于提高性能的新技术。这些产品还包含一些模拟组件，这超出了大部分人知识的范围。

处理器之所以成为一种商品，是因为很多工程师在保持更新，构建处理器系统的软件支持所需的时间和精力都在增加。

半导体知识产权IP行业诞生于这样一种说法，即设计公司应该专注于其差异化优势，而不是将时间和金钱花在芯片的其他公共商方面。

在IP重用的早期，每个设计师都认为他们可以在自己的车库里开一家单人IP商店，把几行RTL拼凑起来，然后卖掉。

业界很快意识到，购买平庸的 RTL 比自己动手更贵。

集成 IP 所需的时间和精力，以及在发现它的bug时对其进行验证和调试，都会使得购买这个IP是一个错误。

该行业需要的是高质量的 IP 模块，这些模块已经过预先验证，至少具有相同的内部质量水平，灵活且易于集成。最重要的是，半导体IP应该能够得到一个可以在需要时做出响应的良好支持组织的支持，这是判断这是否是一个专业的IP提供商最重要的指标。

那么，这与生成式人工智能有什么关系呢？在互联网上可以找到的 RTL 中有多少RTL的质量足以用于AI 训练？互联网上的RTL很少有对应的验证环境用来衡量这些RTL的质量指标。

设计IP的选择还基于其逻辑功能之外的需求，例如设计风格、低功耗或最小面积。AI训练同样也拿不到这些额外的信息。

更进一步，拥有可以构建测试平台的生成式人工智能将更有用。这将作为一个独立的验证渠道，因为在这方面花费的时间和精力往往比设计要多。

此外，如今的验证效率非常低下，受约束的随机测试模式生成会产生大量浪费的向量，浪费服务器计算资源。如今，EDA公司正在使用人工智能来尝试找到其中的有效的测试向量。

因此，对于设计而言，EDA的生成式AI在今天并不可行，除非在非常有限的意义上帮你开发非常简单的设计。

目前软件行业对于生成式AI表现出了浓重的兴趣，因为相对于IC设计，他们有更大的数据用来训练，而且他们需要考虑的性能和质量指标要少得多。

总之，生成式AI的作用：

软件>数字后端>功能验证>IC设计。 ​