半导体器件为什么需要“外延层”

图：在硅衬底上外延生长砷化镓

外延层是什么

在完美的结晶基础层上构建集成电路或半导体器件是理想的。半导体制造中的外延（Epitaxy）工艺旨在在单晶衬底上生长通常约0.5至20微米的单晶精细层外延层(epilayer)。外延工艺是半导体器件制造中的重要步骤，尤其是在硅晶片制造中。

为什么需要外延层

外延生长(Epitaxy growth)就是在单晶基板(衬底)上长上一层单晶膜(单晶层)，这层单晶膜称为外延层(epilayer)。此基板经常但不一定与生长之磊晶膜有相同材质及组成。外延层与基板是相同材质时称为同质外延生长(homoepitaxial growth)，外延层与基板是不同材质时称为异质外延生长(heteroepitaxial growth)。因此，外延层(epilayer)的晶体结构是基板晶体结构的延伸。

在制造硅二极体和电晶体中，使用外延生长可使元件有较高的速度崩溃电压或电流处理能力，说明如下:

在独立(discrete)元件二极体制程中，使用高掺杂浓度硅基板作为起始材料，对电流而言有较低的串联电阻，但高浓度会产生较低的反向接面崩溃电压(PN接面崩溃电压与掺杂质浓度成反比)，故在实际制造接面时在高掺杂浓度基板上生长一层同样导电型含掺杂质较少的外延层，一方面可以有较低的串联电阻，一方面可以有较高的崩溃电压，达到较佳功效。

以这种方法制作的二极体之横剖面如图 1所示。符号n+代表掺杂浓度很高的n型区，浓度约在10^19~10^20 每立方厘米。符号n代表掺杂浓度中等的n型区，浓度约在10^16~10^18 每立方厘米。另外常用符号n-代表掺杂浓度很低的n型区，浓度约在10^14~10^15 每立方厘米。

p+ 、p、p-符号对p型区有同样的表达意义。

独立元件双载子电晶体可以用类似的方法制造，用外延层作为需掺杂质较低的集极区，使集极与基极之P-N接面可以得到较高的崩溃电压，再用扩散法制作基极与射极，图2(a)所示即为以此法制造的电晶体。

外延层也可以用于如圆2(b)所示结构中，此时磊晶层作为电晶体的基极，射极在下一步用高温扩散形成。

半导体电路中双载子晶体管之剖面结构如图3所示，以杂质浓度低(通常约 10^16每立方厘米)P型硅晶圆作为基板，在上面长上一层掺杂浓度低N型磊外延层作为集极。生长相反导电型外延层的目的是以P-N接面与基板形成电性隔离。在大部分情况中，外延层生长前，在基板表面先扩散一个与外延层导电型相同且掺杂质浓度很高(约 10^18每立方厘米)的n 区域称为埋藏层(buried layer)，其掺杂质导电型与外延层相同，且掺杂质之浓度很高(10^18每立方厘米)，形成集极区中的一条低电阻路径。两相邻电晶体间在N 型外延层中扩散一P型区(称为隔离区)形成电性隔离。在此必须注意一点，所有电隔离都是以P-N接面逆向偏压方式处理，其中有寄生之MOS 电晶体管，故半导体电路中导线上电压分布需要留意，勿使MOS晶体管开启。也因为使用P-N接面隔离，故寄生电容大，该种积体电路速度有限制，现代的电性隔离都以二氧化硅绝缘物取代图3中之P型区。若以杂质浓度低(通常约10^16每立方厘米)N型硅晶圆作为基板，则在后续导电型结构相反。