软考数据库——第一章计算机系统知识（知识点介绍和历年真题）

软考数据库第一章计算机系统知识

1.1计算机硬件基础知识

本节主要考点

1、计算机硬件系统的组成

2、CPU的组成

3、存储器与总线

4、输入输出控制

计算机硬件系统的组成

CPU的组成

运算器：

• 功能：
  • (1)执行所有的算术运算。如加、减、乘、除等基本运算及附加运算。
  • (2)执行所有的逻辑运算并进行逻辑测试。如与、非、或、零值测试或两个值的比较等。
• 组成：
  • (1)算术逻辑单元(ALU):负责处理数据，实现对数据的算术运算和逻辑运算。
  • (2)累加寄存器(AC):也称累加器，当算术逻辑单元ALU执行运算时，为其提供一个工作区。累加寄存器是专门用来暂存参与运算的数据和运算结果的寄存器。在算术逻辑运算过程中，ALU从累加寄存器中获取操作数，并将运算结果存回累加寄存器。
  • (3)数据缓冲寄存器(DR):对内存进行读写操作时，用DR暂时存放由内存读写的一条指令或一个数据字。作为CPU和内存、外设之间在操作速度上的缓冲，以及数据传送的中转站。
  • (4)状态条件寄存器(PSW):保存根据算术指令和逻辑指令运行或测试的结果建立的各种条件码的内容，主要分为状态标志和控制标志。如运算结果进位标志©、运算结果溢出标志(V)、运算结果为0标志(Z)、运算结果为负标志(N)、中断标志(I)、方向标志(D)等。

控制器：

• 功能：
  • 决定了计算机运行过程的自动化。它不仅要保证程序的正确执行，而且要能够处理异常事件。
• 包括：
  • 指令控制逻辑、时序控制逻辑、总线控制逻辑和中断控制逻辑等几个部分。
• 控制器在工作过程中主要使用以下部件：
  • (1)指令寄存器(IR):用来暂时存放一条指令，由指令译码器根据指令寄存器中的内容产生各种微操作指令，控制其它部分协调工作。
  • (2)程序计数器(PC):存放的是将要执行的下一条指令的地址。
  • (3)地址寄存器(AR):保存当前CPU所访问的内存单元的地址。由于内存和CPU存在操作速度上的差异，所以需要使用AR保存地址信息，直到内存读/写操作完成为止。
  • (4)指令译码器(ID):对指令中的操作码字段进行分析解释，识别该指令规定的操作，然后向操作控制器发出具体的控制信号。

指令：是对机器进行程序控制的最小单位。

​ 一条指令通常包括两个部份：操作码和操作数

操作码指出是什么操作，*由指令译码器(ID)*来识别。

操作数直接指出操作数本身或者指出操作数所在的地址。

寄存器组：

• (1)专用寄存器：运算器和控制器中的寄存器是专用寄存器，其作用是固定的。
• (2)通用寄存器：用途广泛并可由程序员规定其用途，其数目因处理器不同而不同。

存储器与总线

总线的分类：

• 数据总线(DB):用来传送数据信息，是双向的。DB的宽度决定了CPU和计算机其他设备之间每次交换数据的位数。
• 地址总线(AB):用于传送CPU发出的地址信息，是单向的。地址总线的宽度决定了CPU的最大寻址能力。
• 控制总线(CB):用来传送控制信号、时序信号和状态信息等。CB中的每一条线的信息传送方向是单方向且确定的，但CB作为一个整体则是双向的。

采用总线结构的优点：

1. 简化了系统结构，便于系统设计制造；
2. 大大减少了连线数目，便于布线，减小体积，提高系统的可靠性
3. 便于接口设计，所有与总线连接的设备均采用类似的接口；
4. 便于系统的扩充、更新与灵活配置，易于实现系统的模块化；
5. 便于设备的软件设计，所有接口的软件就是对不同的接口地址进行操作；
6. 便于故障诊断和维修，同时也降低了成本。

输入输出控制

1、程序控制方式：

• (1)无条件传送：外设总是准备好的，无条件，随时接收和提供数据。
• (2)程序查询方式：CPU利用程序来查询外设的状态，准备好了再传数据。

2、中断方式：CPU不等待，也不执行程序去查询外设的状态，而是由外设在准备好以后，向CPU发出中断请求信号通知CPU,CPU收到中断请求信号以后，保存正在执行程序的现场，转入1/0中断服务程序的执行，然后再返回到被打断的程序继续执行。

​ 在有多个中断源的情况下，常用的处理方法有中断信号线法、中断软件查询法、菊花链法，总线仲裁法，中断向量表法。可以按中断源的优先级来安排服务的先后顺序。

3、直接内存存取（DMA）方式：数据的传输是在主存和外设之间直接进行，不需要CPU的干预，只需要CPU在过程开始和结束时发出一些命令，实际操作是由DMA硬件直接执行完成的，CPU在传送的过程中可以处理别的任务。

4、通道方式和外围处理机方式：更进一步减轻了CPU对I/O操作的控制，更进一步提高了CPU的工作效率，但是是以增加更多硬件为代价的。

几个“周期”的概念与区别

• 指令周期：是指执行一条指令所需要的时间。
• 时钟周期：也称为振荡周期，是计算机中最基本的、最小的时间单位。在一个时钟周期内，CPU仅仅完成一个最基本的动作。
• 总线周期：通常把CPU通过总线对存储器或I/0接口进行一次访问所需要的时间称为一个总线周期。
• CPU周期：又称为机器周期。CPU的操作速度快，但访问内存的速度却慢得多，我们把从内存读取一条指令的最短时间，称之为机器周期。

1.2 计算机体系结构与存储系统

本节主要考点 1、计算机体系结构分类 2、流水线技术 3、存储系统

计算机体系结构分类

（1）按处理机的数量进行分类： 单处理系统 并行处理与多处理系统 分布式处理系统 （2）微观上按并行程度分类：Flynn分类法、冯泽云分类法、Handler分类法等等 CISC和RISC

• CISC特点：
  • 指令集丰富：CISC拥有大量的指令，可以执行各种复杂的计算和操作任务。
  • 指令长度和格式多样：CISC的指令长度不固定，指令格式和寻址方式种类繁多，这使得处理器能够更灵活地处理各种情况。
  • 硬件利用效率不高：虽然CISC提供了丰富的指令集，但常用的指令仅占指令集的一小部分，这导致了硬件资源的浪费。
  • 设计复杂：由于指令集复杂，CISC架构的处理器设计难度较大，开发周期较长。
  • 特殊任务处理效率高：对于某些特定的计算任务，CISC架构的处理器可以通过使用特定的复杂指令来提高效率。
• RISC特点：
  • 指令集精简：RISC架构的处理器只保留了最常用的指令，简化了指令集，降低了设计的复杂性。
  • 指令长度固定：RISC指令的长度是固定的，这有助于简化指令译码和处理器设计。
  • 执行速度快：RISC架构的处理器每条指令的平均执行时间小于一个时钟周期，使得计算机运算速度更快。
  • 寄存器多：RISC架构的处理器通常具有更多的寄存器，减少了访存次数，提高了运算效率。
  • 易于设计和降低成本：RISC架构的简化设计使得处理器更容易设计和生产，有助于降低成本和提高可靠性。
  • 高效支持高级语言程序：RISC指令集的设计更易于编译器优化，从而更有效地支持高级语言程序。

流水线技术

流水线周期：各子任务中执行时间最长的(最慢的)子任务的执行时间。 流水线执行完n条指令所需要的时间：

吞吐率：是指单位时间里流水线处理机流出的结果数。对指令而言，就是单位时间里执行的指令数。 吞吐率：

，即最长子过程所用时间的倒数。

存储系统

1、存储器的分类： 按存储器所处的位置：可分为内存和外存。 按构成存储器的材料：可分为磁存储器、半导体存储器和光存储器。 按存储器的工作方式：可分为读写存储器和只读存储器。 按访问方式：可分为按地址访问的存储器和按内容访问的存储器。 按寻址方式：可分为随机存储器、顺序存储器和直接存储器。 2、随机访问存储器： 静态随机访问存储器（SRAM） 动态随机访问存储器（DRAM）

3、高速缓存 Cache是介于CPU与主存之间的一级存储器，其容量较小，但速度较快，一般比主存快5～10倍。 它的主要作用是：调和CPU的速度与内存存取速度之间的差异，从而提升系统性能。 它使用的是程序的局部性原理，其内容是主存局部域的副本。 当CPU需要读取数据时，首先判断要访问的信息是否在Cache中，如果在即为命中，如果不在，就要按替换算法把主存中的一块信息调入Cache中。 替换算法有：随机替换算法、先进先出替换算法、近期最少使用替换算法、优化替换算法等。 CPU工作时给出的是主存的地址，要从Cache存储器中读写信息，就需要将主存地址转换成Cache存储器的地址，这种地址的转换叫作地址映像。

地址映像

（1）直接映像：主存的块与Cache块的对应关系是固定的，主存中的块只能存放在Cache存储器的相同块号中。

优点：地址变换简单、访问速度快。 缺点：块冲突率高、Cache空间得不到充分利用。 主存地址：

例：主存容量为1MB,高速缓存容量为16KB,块的大小为512B。

（2）全相联映像：主存与Cache存储器均分成 容量相同的块。允许主存的任一块可以调入Cache 存储器的任何一个块的空间中。 优点：灵活，块冲突率低，只有在Cache中的块全 部装满后才会出现冲突，Cache利用率高。 缺点：无法从主存块号中直接获得所对应Cache的 块号，变换比较复杂，地址变换速度慢，成本高。 主存地址：

（3）组相联映像：是前两种方式的折中。将Cache中的块再分成组。组采用直接映像方式而块采用全相联映像方式。主存的任何区的0组只能存到Cache的0组中，1组只能存放到1组中，依此类推。而组内的块可以存入Cache中相同组的任一块中。 公式：

存储系统 （1）Cache的性能分析： 设Hc为Cache的命中率，tc为Cache的存取时间，tm为主存的访问时间，则Cache存储器的等效加权平均访问时间ta为：

（2）虚拟存储器实际上是一种逻辑存储器。 （3）相联存储器是一种按内容访问的存储器。

1.3安全性、可靠性与系统性能评测基础知识

本节主要考点 1、对称加密技术 2、非对称加密技术 3、信息摘要 4、数字签名和数字加密 5、计算机可靠性

对称加密技术 对称加密技术：文件加密和解密使用相同的密钥，或者虽然不同，也可以从其中一个很容易地推导出另一个。 1101100010 1000110111 1101100010 明文 密文 明文 代表算法： （1）DES：主要采用替换和移位的方法加密。它用56位密钥对64位二进制数据块进 行加密。 （2）3DES：用两个56位的密钥。 （3）RC-5

• 适合对大量的明文消息进行加密传输

（4）IDEA：类似于DES，其密钥长度为128位。 （5）AES：基于排列和置换运算。

非对称加密技术

• 非对称加密技术：同样使用两个密钥：加密密钥和解密密钥，一个是公开的，一个是非公开的私有密钥。他们是一对，只有使用对应的密钥才能解密。
• 非对称加密有两个不同的体制：加密模型和认证模型。

(1)加密模型：

（2）认证模型：

非对称加密算法的保密性较好，它消除了最终用户频繁交换密钥的需要，但加密和解密花费时间长、速度慢，不适合于对文件加密，而只适用于对少量数据加密。 代表算法：RSA，基于大素数分解的困难性。

信息摘要

• Hash函数：输入一个长度不固定的字符串，返回一串固定长度的字符串，又称Hash值。
• 单向Hash函数用于产生信息摘要。
• 对于特定的文件而言，信息摘要是唯一的。
• 在某一特定的时间内，无法查找经Hash操作后生成特定Hash值的原报文，也无法查找两个经Hash操作后生成相同Hash值的不同报文。
• 在数字签名中，可以解决验证签名和用户身份验证、不可抵赖性的问题。
• MD2、MD4和MD5是被广泛使用的Hash函数，它们产生一种128位的信息摘要。

数字签名

数字加密

数字签名和数字加密的区别和联系

• 数字签名使用的是发送方的密钥对，任何拥有发送方公开密钥的人都可以验证数字签名的正确性。数字加密使用的是接收方的密钥对，是多对一的关系，任何知道接收方公开密钥的人都可以向接收方发送数据，但只有唯一拥有接收方私有密钥的人才能对信息解密。
• 数字签名只采用了非对称加密算法，它能保证发送信息的完整性、身份认证和不可否认性，但不能保证发送信息的保密性。
• 数字加密采用了对称密钥算法和非对称密钥算法相结合的方法，它能保证发送信息的保密性。

计算机可靠性

（1）计算机系统的可靠性：是指从它开始运行（t=0）到某时刻t这段时间内能正常运行的概率，用R(t)表示。 （2）计算机系统的失效率：是指单位时间内失效的元件数与元件总数的比例，用λ表示。 （3）平均无故障时间（MTBF)：两次故障之间能正常工作的时间的平均值称为

（4）计算机系统的可维修性：一般平均修复时间（MTRF）表示，指从故障发生到 机器修复平均所需的时间。 （5）计算机系统的可用性：指计算机的使用效率，它以系统在执行任务的任意时刻能正常工作的概率A表示。

• （1）串联系统的可靠性：

• （2）并联系统的可靠性：

题目

1.1计算机硬件基础知识

1、13年第2题

中断向量可提供()。

​ A.I/O设备的端口地址

​ B.所传送数据的起始地址

​ C.中断服务程序的入口地址

​ D.主程序的断点地址

【解析】答案是 C。

中断向量主要提供中断服务程序的入口地址。

中断向量是指中断服务程序的入口地址。当发生中断时，系统会根据中断向量找到对应的中断服务程序，从而执行相应的处理操作。

选项 A，I/O 设备的端口地址通常是由操作系统或硬件设备本身来管理和分配的。

选项 B，所传送数据的起始地址通常在数据传输过程中由特定的机制来确定。

选项 D，主程序的断点地址是在程序执行过程中由编译器或处理器自动维护的。

与中断向量相关的知识点还包括：中断的概念、中断处理流程、中断优先级等。

2、13年第4题

DMA工作方式下，在()之间建立了直接的数据通路。

​ A.CPU与外设 B.CPU与主存 C.主存与外设 D.外设与外设

【解析】答案是 C。

DMA（Direct Memory Access，直接内存访问）工作方式下，在主存与外设之间建立了直接的数据通路。

DMA 是一种硬件机制，它允许外设直接访问系统内存，而不需要 CPU 的干预。这样可以在不消耗 CPU 资源的情况下，实现高速的数据传输。

在 DMA 工作方式下，数据可以直接在主存和外设之间进行传输，从而提高了数据传输的效率和速度。

CPU 在这个过程中可以继续执行其他任务，而不需要参与数据传输的具体操作。

这种方式对于需要大量数据传输的外设（如硬盘、网卡等）非常有用，可以提高系统的整体性能。

3、14年第1题

在CPU中，常用来为ALU执行算术逻辑运算提供数据并暂存运算结果的寄存器是()。

​ A.程序计数器 B.状态寄存器 C.通用寄存器 D.累加寄存器

【解析】答案是 D。

累加寄存器常用来为 ALU（算术逻辑单元）执行算术逻辑运算提供数据并暂存运算结果。

累加寄存器是通用寄存器的一种，它在 CPU 中起到重要的作用：

1. 提供数据：将需要进行运算的数据加载到累加寄存器中。
2. 暂存运算结果：运算完成后，保存中间或最终的结果。

其他选项的特点：

1. 程序计数器：用于指示下一条要执行的指令的地址。
2. 状态寄存器：记录 CPU 的状态信息，如进位、溢出等。
3. 通用寄存器：除了累加寄存器外，还可用于其他数据处理任务。

4、15年第4题

计算机中CPU的中断响应时间指的是()的时间。

​ A.从发出中断请求到中断处理结束

​ B.从中断处理开始到中断处理结束

​ C.CPU分析判断中断请求

​ D.从发出中断请求到开始进入中断处理程序

【解析】答案是 D。 计算机中 CPU 的中断响应时间指的是从发出中断请求到开始进入中断处理程序的时间。 中断响应时间是衡量 CPU 处理中断请求的速度和效率的重要指标。 具体来说，当中断源发出中断请求后，CPU 需要经过一系列的操作来响应中断： CPU 检测到中断请求。 保存当前的程序状态和上下文。 确定中断的优先级。 跳转到中断处理程序。 从发出中断请求到开始进入中断处理程序的这段时间就是中断响应时间。

5、17年第1题

CPU执行算术运算或者逻辑运算时，常将源操作数和结果暂存在()中。

​ A.程序计数器(PC) B.累加器(AC) C.指令寄存器(IR) D.地址寄存器(AR)

【解析】B. 累加器（AC）。 在 CPU 执行算术运算或逻辑运算时，常将源操作数和结果暂存在累加器（Accumulator）中。 累加器是一种寄存器，用于暂时存储操作数和运算结果。 程序计数器（PC）用于指示下一条要执行的指令的地址。 指令寄存器（IR）用于存储当前正在执行的指令。 地址寄存器（AR）用于存储地址信息。 而累加器在算术和逻辑运算中起到重要作用，方便数据的处理和暂存。

6、17年第3题

计算机系统中常用的输入/输出控制方式有无条件传送、中断、程序查询和DMA方式等。当采用()方式时，不需要CPU执行程序指令来传送数据。

​ A.中断 B.程序查询 C.无条件传送 D.DMA

【解析】D. DMA。 DMA（Direct Memory Access，直接内存访问）方式是一种不需要 CPU 执行程序指令来传送数据的输入/输出控制方式。 在 DMA 方式下，数据可以直接在内存和外部设备之间进行传输，而不需要 CPU 的干预，从而提高了数据传输的效率。 A. 中断方式需要 CPU 响应中断请求，并在中断处理程序中处理数据传输。 B. 程序查询方式需要 CPU 不断查询外部设备的状态，以确定是否进行数据传输。 C. 无条件传送方式也需要 CPU 参与数据传送的控制。 相比之下，DMA 方式可以在 DMA 控制器的控制下，自动完成数据传输，释放 CPU 以执行其他任务。

7、18年第1~2题

计算机运行过程中，遇到突发事件，要求CPU暂时停止正在运行的程序，转去为突发事件服务，服务完毕，再自动返回原程序继续执行，这个过程称为()，其处理过程中保存现场的目的是()。

​ (1)A.阻塞 B.中断 C.动态绑定 D.静态绑定

​ (2)A.防止丢失数据 B.防止对其他部件造成影响 C.返回去继续执行原程序 D.为中断处理程序提供数据

【解析】（1）B.中断。 （2）C.返回去继续执行原程序。 在计算机运行过程中，当遇到突发事件时，CPU 暂时停止正在运行的程序，转去为突发事件服务，这个过程称为中断。 中断处理过程中保存现场的目的是为了在处理完突发事件后，能够准确地返回到原程序继续执行。保存现场可以记录下原程序的执行状态、寄存器中的数据等信息，以便在中断处理结束后恢复原程序的执行，确保其能够继续正确地运行下去。 这样可以避免因为中断处理而导致原程序的执行出现错误或异常

8、18年第4题

计算机中机械硬盘的性能指标不包括()。

A.磁盘转速及容量 B.盘片数及磁道数 C.容量及平均寻道时间 D.磁盘转速及平均寻道时间

【解析】B.盘片数及磁道数。 计算机中机械硬盘的性能指标通常包括： 磁盘转速：影响数据传输速度。 容量：表示硬盘可以存储的数据量。 平均寻道时间：指硬盘在盘面上找到数据所在磁道所需的时间。 而盘片数及磁道数并不是机械硬盘的性能指标。

9、19年第1题

计算机执行程序时，CPU中()的内容是一条指令的地址。

​ A.运算器 B.控制器 C.程序计数器 D.通用寄存器

【解析】C.程序计数器

10、19年第2题

DMA控制方式是在()之间建立数据通路进行数据的交换处理。

​ A.CPU与主存 B.CPU与外设 C.主存与外设 D.外设与外设

【解析】C. 主存与外设。 DMA（Direct Memory Access）控制方式是在主存与外设之间建立数据通路进行数据的交换处理。 在 DMA 方式中，数据的传输不需要 CPU 的干预，而是由 DMA 控制器直接控制主存与外设之间的数据传输，从而实现高速的数据传输。 这种方式可以大大提高 CPU 的效率，使其可以专注于其他任务。 A. CPU 与主存之间的数据交换通常由 CPU 直接控制。 B. CPU 与外设之间的数据交换可以通过程序查询、中断等方式进行。 D. 外设与外设之间一般不会直接进行数据交换。

11、20年第1题

下列属于CPU中算术逻辑单元的部件是()。

​ A.程序计数器 B.加法器 C.指令寄存器 D.指令译码器

【解析】B.加法器。 算术逻辑单元（Arithmetic Logic Unit，ALU）是 CPU 的一部分，主要负责执行算术运算和逻辑运算。 加法器是算术逻辑单元中的一个重要部件，用于执行加法运算。 程序计数器（PC）用于指示下一条要执行的指令的地址。 指令寄存器（IR）用于存储当前正在执行的指令。 指令译码器用于对指令进行译码，确定需要执行的操作。

12、20年第3题

在计算机外部设备和主存之间直接传送而不是由CPU执行程序指令进行数据传送的控制方式称为()。

​ A.程序查询方式 B.中断方式 C.并行控制方式 D.DMA方式

【解析】D.DMA 方式。 DMA（Direct Memory Access）方式，即直接内存访问方式。它是一种在计算机外部设备和主存之间直接传送数据的控制方式，不需要 CPU 执行程序指令来进行数据传送。 在 DMA 方式下，数据可以直接在外部设备和主存之间进行传输，而不需要 CPU 的干预，从而提高了数据传输的效率。 程序查询方式需要 CPU 不断查询外部设备状态；中断方式在数据传输时需要 CPU 参与中断处理。 并行控制方式通常是指多个部件同时进行操作，与数据传送的控制方式并不直接相关。

13、21年第1题

在CPU中，用()给出将要执行的下一条指令在内存中的地址。

​ A.程序计数器 B.指令寄存器 C.主存地址寄存器 D状态条件寄存器

【解析】A.程序计数器。 程序计数器（Program Counter，PC）是 CPU 中的一个寄存器，用于存储下一条指令在内存中的地址。 CPU 按照程序计数器中存储的地址，从内存中取出指令并执行。 每当 CPU 执行一条指令后，程序计数器会自动增加，指向下一条指令的地址。 指令寄存器用于暂存当前正在执行的指令。 主存地址寄存器用于存储访问主存时的地址。 状态条件寄存器用于记录 CPU 的各种状态和条件。

14、21年第3题

采用DMA方式传送数据时，每传送一个数据都需要占用一个()。

​ A.指令周期 B.总线周期 C.存储周期 D.机器周期

【解析】B. 总线周期。 采用 DMA（Direct Memory Access，直接内存访问）方式传送数据时，每传送一个数据都需要占用一个总线周期。 总线周期是指 CPU 通过总线与外部器件进行数据交换的时间周期。 在 DMA 传输过程中，DMA 控制器会接管总线控制权，直接控制数据在内存与外设之间的传输，每传输一个数据就需要一个总线周期。 指令周期是 CPU 执行一条指令所需的时间。 存储周期是对存储器进行一次读写操作所需的时间。 机器周期通常是指计算机执行一个基本操作所需的时间。

15、22年第1题

计算机操作的最小时间单位是()。

​ A.指令周期 B.时钟周期 C.总线周期 D.CPU周期

【解析】B.时钟周期。 时钟周期是计算机系统中最小的时间单位。它是由计算机的时钟信号决定的。 指令周期：完成一条指令所需的时间。 总线周期：CPU 与其他部件进行数据传输的时间间隔。 CPU 周期：通常包含多个时钟周期。 时钟周期对于计算机的运行具有重要意义： 它决定了计算机的处理速度。影响系统的整体性能。 硬件设计中需要考虑时钟周期的因素。 时钟周期的频率越高，计算机的运行速度就越快。

16、22年第3题

计算机系统中，1/O接口的功能有()。

①数据传输及缓存②设备状态检测和反馈③I/O操作的控制与定时

​ A①② B.①③ C②③ D①②③

【解析】D.①②③。 I/O 接口在计算机系统中的功能包括： 数据传输及缓存：用于在计算机与外部设备之间进行数据的传输，并提供数据缓存功能。 设备状态检测和反馈：可以检测设备的状态，并将相关信息反馈给计算机。 I/O 操作的控制与定时：对 I/O 操作进行控制和定时，以确保数据传输的准确性和时序的正确性。 这三个功能共同作用，使得计算机能够有效地与各种外部设备进行交互和通信。

17、22年第4题

计算机中使用系统总线结构的目的是便于增减外设，同时()。

​ A.减少信息传输线的数量

​ B.提高信息的传输速度

​ C.减少总的信息传输量

​ D.提高信息传输的并行性

【解析】A.减少信息传输线的数量。 使用系统总线结构可以实现以下优势： 便于增减外设：可以方便地添加或删除外部设备，而不需要对整个系统进行大规模的修改。 减少信息传输线的数量：不同的设备可以共享总线，避免了为每个设备单独设置传输线路，从而减少了线路的数量。

18、22年第18题

在数据块的传输过程中，()不需要CPU的参与。

​ A.中断驱动I/O B.程序驱动I/O C.DMA D.TLB

【解析】C.DMA（直接内存访问）。 在数据块的传输过程中，DMA 不需要 CPU 的参与。 DMA 可以直接控制内存与外设之间的数据传输，而不需要 CPU 执行程序指令来完成。 中断驱动 I/O 和程序驱动 I/O 都需要 CPU 参与数据传输的控制和处理。 TLB（Translation Lookaside Buffer，转换旁视缓冲器）与数据块的传输过程关系不大。 DMA 的优点包括： 提高数据传输效率：减少了 CPU 的开销，让 CPU 可以专注于其他任务。快速传输大量数据：适用于大量数据块的传输。

19、23年第1题

计算机中，系统总线用于()。

​ A.接口和外设 B.运算器、控制器和寄存器 C.CPU、主存及外设部件 D.DMA控制器和中断控制器

【解析】C.CPU、主存及外设部件。 系统总线是计算机系统中各个部件之间进行信息传输的公共通道，用于连接 CPU、主存和各种外设部件。 它的作用是在各个部件之间传输数据、地址和控制信号，以实现各个部件之间的协调工作。 A 选项中的接口和外设是通过系统总线与 CPU、主存等部件进行连接和通信的。 B 选项中的运算器、控制器和寄存器是 CPU 的组成部分，它们之间通过内部总线进行连接和通信。 D 选项中的 DMA 控制器和中断控制器是计算机系统中的控制部件，它们也通过系统总线与其他部件进行通信。

20、23年第4题

中断向量提供()。

​ A.被选中设备的地址 B.待传送数据的起始地址 C.中断服务程序入口地址 D.主程序的断点地址

【解析】C.中断服务程序入口地址。 中断向量是指中断服务程序的入口地址。 当发生中断时，CPU 根据中断向量可以找到相应的中断服务程序，从而执行相应的处理操作。 中断向量的作用是快速引导 CPU 进入中断服务程序，以响应中断请求。 被选中设备的地址通常由设备的相关寄存器或控制电路提供。 待传送数据的起始地址通常在数据传输操作中指定。 主程序的断点地址用于在中断处理完成后返回主程序继续执行。

21、23年第68题

磁盘属于()存储器。

​ A.非易失性B.易失性C.永久性D.虚拟

【解析】A.非易失性。 磁盘属于非易失性存储器。非易失性存储器是指在断电后，存储的数据不会丢失的存储器。 磁盘具有以下特点： 可以长期保存数据，即使在没有电源的情况下。 容量相对较大，可以存储大量的数据。 访问速度相对较慢。 易失性存储器，例如内存，在断电后数据会丢失。 永久性存储器这个说法并不常见。 虚拟存储器是一种通过软件技术实现的具有更大容量的存储器，它实际上是对主存和辅存的管理方式

1.2计算机体系结构与存储系统

1、12年第1题

位于CPU与主存之间的高速缓冲存储器(Cache)用于存放部分主存数据的拷贝，主存地址与Cache地址之间的转换工作由()完成。

​ A.硬件 B.软件 C.用户 D.程序员

【解析】A.硬件。 高速缓冲存储器（Cache）是一种用于提高计算机系统性能的重要组件。它位于 CPU 与主存之间，用于存放部分主存数据的拷贝。 主存地址与 Cache 地址之间的转换工作由硬件完成。这是因为硬件可以快速地进行地址转换，以确保 CPU 能够高效地访问缓存中的数据。 使用硬件来完成地址转换有以下优点： 速度优势：硬件可以在很短的时间内完成转换，避免了软件处理所需的开销。 高效性：能够实时响应 CPU 的请求，提供快速的数据访问。 准确性：确保地址转换的准确性和可靠性。 软件实现地址转换则相对较慢，会降低系统的性能。而程序员和用户通常不直接参与地址转换的过程。

2、12年第2题

内存单元按字节编址，地址0000A000H~0000BFFFH共有()个存储单元。

​ A.8192K B.1024K C.13K D.8K

【解析】D.8K。 首先，需要计算出地址范围的字节数。 0000BFFFH - 0000A000H = 1FFF0H = 8192 个字节。 然后，将字节数转换为 K（千）为单位。 8192 / 1024 = 8K。

3、12年第3题

相联存储器按()访问。

​ A.地址 B.先入后出的方式 C.内容 D.先入先出的方式

【解析】C.内容。 相联存储器是一种特殊的存储器，它是根据数据的内容而不是地址来进行访问。 相联存储器的特点包括： 按内容访问：可以根据存储的数据内容进行快速检索。 快速查找：能够快速找到与给定内容相关的数据。 与传统的按地址访问的存储器不同，相联存储器更适合于需要根据特定内容进行快速查找和匹配的应用场景。 而选项 A 的地址访问是常规存储器的访问方式；选项 B 的先入后出方式是指栈的访问特点；选项 D 的先入先出方式适用于队列的访问。

4、12年第5~6题

一条指令的执行过程可以分解为取指、分析和执行三步，在取指时间t取指=3△t,分析时间t析=2△t、执行时间t执行=4△t的情况下，若按串行方式执行，则10条指令全部执行完需要()△t。若按照流水方式执行，则执行完10条指令需要()△t。

​ (5)A.40B.70C.90D.100

​ (6)A.20B.30C.40D.45

【解析】CD

5、13年第1题

常用的虚拟存储器由()两级存储器组成。

​ A.主存-辅存 B.主存-网盘 C.Cache-主存 D.Cache-硬盘

【解析】A.主存-辅存。 虚拟存储器是由主存和辅存两级存储器组成的。 主存（Main Memory）是计算机中的主要存储器，通常具有较高的访问速度，但容量相对较小。 辅存（Auxiliary Memory），如磁盘、磁带等，具有较大的容量，但访问速度较慢。 虚拟存储器的工作原理是：将部分程序和数据放在辅存中，当需要时，将它们调入主存中进行处理。这样，计算机可以运行比主存实际容量更大的程序，从而提供了更大的虚拟地址空间。 B 选项中的网盘通常不直接参与计算机的存储器体系。 C 选项中的 Cache 是高速缓存，它是为了提高 CPU 访问主存的速度而设置的。 D 选项中的硬盘可以作为辅存的一种，但不是虚拟存储器的组成部分。

6、13年第5~6题

地址编号从80000H到BFFFFH且按字节编址的内存容量为()KB,若用16KX4bit的存储器芯片构成该内存，共需()片。

(5)A.128B.256C.512D.1024

(6)A.8B.16C.32D.64

【解析】BC

7、14年第4~5题

通常可以将计算机系统中执行一条指令的过程分为取指令，分析和执行指令3步。若取指令时间为4△t,分析时间为2△t。执行时间为3△t,按顺序方式从头到尾执行完600条指令所需时间为()△t;若按照执行第i条，分析第i+1条，读取第i+2条重叠的流水线方式执行指令，则从头到尾执行完600条指令所需时间为()△t。 (4)A.2400B.3000C.3600D.5400

(5)A.2400B.2405C.3000D.3009

【解析】DB

8、14年第6题

若用256KX8bit的存储器芯片，构成地址40000000H到400FFFFFH且按字节编址的内存区域，则需()片芯片。

​ A.4 B.8 C.16 D.32

【解析】A

地址范围是 40000000H 到 400FFFFFH，转换为十进制就是 4×2^28 到 4×2^29 - 1。 则此内存区域的字节数为： ((4×2^29 - 1) - (4×2^28) = 2^29 - 1 = 512M - 1)字节。 因为每个 256KX8bit 的存储器芯片的容量为 256K×8 = 2M 字节。 所以需要的芯片数 = (512M - 1) / 2M = 255 片。 又因为地址是从 0 开始编号的，所以需要 256 片。

9、15年第2题

计算机中CPU对其访问速度最快的是()。

​ A.内存 B.Cache C.通用寄存器 D.硬盘

【解析】C

计算机中 CPU 对其访问速度最快的是通用寄存器。 内存：速度相对较快，但仍然比寄存器慢。 Cache（缓存）：比内存快，但不如寄存器。 通用寄存器：位于 CPU 内部，与 CPU 紧密相连，访问速度非常快。 硬盘：速度最慢。 CPU 在执行指令时，通常会先在寄存器中进行操作，因为寄存器的访问速度最快，可以快速地获取和处理数据。寄存器提供了快速的数据访问，有助于提高 CPU 的执行效率。

10、15年第3题

Cache的地址映像方式中，发生块冲突次数最小的是()。

​ A.全相联映像 B.组相联映像 C.直接映像 D.无法确定的

【解析】A

主存中的任意一块可以映像到 Cache 中的任意一块。这种方式冲突概率较小，但地址变换速度较慢。

11、16年第1题

VLIW是()的简称。

​ A.复杂指令系统计算机 B.超大规模集成电路 C.单指令流多数据流 D.超长指令字

【解析】D. 超长指令字。 VLIW 是“Very Long Instruction Word”的缩写，即超长指令字。 它是一种处理器架构，具有以下特点： 多个操作并行执行：在一个指令中包含多个独立的操作。 提高指令级并行性：充分利用硬件资源，实现更高的性能。 A 选项“复杂指令系统计算机”的简称是 CISC。 B 选项“超大规模集成电路”是集成电路的一种。 C 选项“单指令流多数据流”的简称是 SIMD。

12、16年第2题

主存与Cache的地址映射方式中，()方式可以实现主存任意一块装入Cache中任意位置，只有装满才需要替换。

​ A.全相联 B.直接映射 C.组相联 D.串并联

【解析】A.全相联。 在主存与 Cache 的地址映射方式中，全相联方式可以实现主存任意一块装入 Cache 中任意位置，只有装满才需要替换。 全相联映射方式的特点包括： 灵活性高：主存中的任意一块都可以映射到 Cache 中的任意位置。 冲突概率低：减少了块冲突的可能性。 替换策略简单：只有当 Cache 装满时才需要进行替换。 而直接映射和组相联映射方式都有一定的限制和规则，不能实现主存任意一块装入 Cache 中任意位置。 直接映射是将主存分成若干区，每个区与 Cache 建立一一对应的映射关系。 组相联映射是将 Cache 分成若干组，组间采用直接映射，组内采用全相联映射。 串并联并非主存与 Cache 的地址映射方式之一。

13、16年第5题

内存按字节编址，从A1000H到B13FFH的区域的存储容量为()KB。

​ A.32 B.34 C.65 D.67

【解析】C

14、17年第6题

以下关于Cache(高速缓冲存储器)的叙述中，不正确的是()。

​ A.Cache的设置扩大了主存的容量

​ B.Cache的内容是主存部分内容的拷贝

​ C.Cache的中随容量增性高

​ D.Cache位于主存与CPU

【解析】A

Cache（高速缓冲存储器）的作用主要是： 提高数据访问速度：通过缓存经常使用的数据，减少访问主存的次数，从而提高系统的性能。 缓存主存内容：其内容是主存部分内容的拷贝。 虽然 Cache 可以提高系统的性能，但它并没有直接扩大主存的容量。主存的容量是由物理硬件决定的，Cache 只是起到加速数据访问的作用。 Cache 的一些特点包括： 容量相对较小：用于存储最常使用的数据。 性能高：访问速度比主存快。

15、18年第3题

流水线的吞吐率是指单位时间流水线处理的任务数，如果各段流水的操作时间不同，则流水线的吞吐率是()的倒数。

​ A.最短流水段操作时间

​ B.各段流水的操作时间总和

​ C.最长流水段操作时间

​ D.流水段数乘以最长流水段操作时间

【解析】C. 流水线的吞吐率是指单位时间内流水线处理的任务数。在各段流水的操作时间不同的情况下，流水线的吞吐率取决于流水线上的瓶颈段，即操作时间最长的流水段。 吞吐率的计算公式为：吞吐率 = 任务数 / 流水线执行时间。 由于流水线执行时间主要由最长流水段操作时间决定，所以流水线的吞吐率是最长流水段操作时间的倒数。

16、19年第3题

在计算机的存储系统中，()属于外存储器。

​ A.硬盘 B.寄存器 C.高速缓存 D.内存

【解析】A.硬盘属于外存储器。 外存储器的特点包括： 容量较大：可以存储大量的数据和程序。 非易失性：数据在断电后不会丢失。 相对较慢的访问速度：与内存相比，外存的访问速度较慢。 硬盘符合外存储器的特点，它能够长期存储大量的数据，并可以在计算机开机后重新访问。 B. 寄存器是 CPU 内部的暂存器件，速度非常快，但容量很小。 C. 高速缓存是介于 CPU 和内存之间的高速存储区域。 D. 内存通常被称为主存储器，它的访问速度比外存快，但容量相对较小，且断电后数据会丢失。

17、20年第2题

在CPU和主存之间设置高速缓存(Cache)的目的是为了解决()的问题。

​ A.主存容量不足

​ B.主存与外存储器速度不匹配

​ C.主存与CPU速度不匹配

​ D.外设访问效率

【解析】C.主存与 CPU 速度不匹配。 在 CPU 和主存之间设置高速缓存（Cache）的主要目的是解决主存与 CPU 速度不匹配的问题。 CPU 的处理速度非常快，而主存的访问速度相对较慢。这导致 CPU 在执行指令时可能需要等待主存的数据传输，从而降低了系统的整体性能。 高速缓存可以起到以下作用： 提高访问速度：缓存中存储了最近使用的数据和指令，CPU 可以快速访问这些数据，减少了访问主存的次数。 降低访问延迟：减少了 CPU 等待数据传输的时间。 提高 CPU 效率：使 CPU 能够更连续地执行指令，提高了系统的整体性能。 通过使用高速缓存，CPU 可以更高效地工作，而不必频繁等待主存的数据传输。 A 选项主存容量不足通常通过增加主存容量来解决。 B 选项主存与外存储器速度不匹配的问题一般通过优化存储层次结构来改善。 D 选项外设访问效率的提高与高速缓存的设置关系不大。

18、21年第2题

以下关于RISC和CISC计算机的叙述中，正确的是()。

​ A.RISC不用流水线技术，CISC采用流水线技术

​ B.RISC使用复杂的指令，CISC使用简单的指令

​ C.RISC采用很少的通用寄存器，CISC采用很多的通用寄存器

​ D.RISC采用组合逻辑控制器，CISC普遍采用微程序控制器

【解析】D. RISC 采用组合逻辑控制器，CISC 普遍采用微程序控制器。 RISC（精简指令集计算机）和 CISC（复杂指令集计算机）的特点包括： RISC：指令简单，采用组合逻辑控制器，流水线技术，通用寄存器多。 CISC：指令复杂，普遍采用微程序控制器。 A 选项中，RISC 常采用流水线技术。B 选项刚好说反，RISC 使用简单指令，CISC 使用复杂指令。C 选项中，RISC 采用很多的通用寄存器。

19、22年第2题

设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为△t,若采用常规标量单流水线处理机，连续执行20条指令，共需()。

​ A.20△t B.21△t C.22△t D.24△t

【解析】C

(△t+△t+△t)+(20-1)△t=22△t。

20、23年第2题

在由高速缓存，主存和硬盘构成的三级存储体系中，CPU执行指令时需要读取数据，那么DMA控制器和中断CPU发出的数据地址是()。

​ A.高速缓存地址 B.主存物理地址 C.硬盘的扇区地址 D.虚拟地址

【解析】B. 主存物理地址。 在由高速缓存、主存和硬盘构成的三级存储体系中，DMA 控制器（Direct Memory Access，直接内存访问）用于在不中断 CPU 操作的情况下，实现外设与内存之间的数据传输。 当 CPU 执行指令需要读取数据时： CPU 首先在高速缓存中查找数据，如果找到，则直接从高速缓存中读取。 如果高速缓存中没有找到数据，CPU 会发出主存物理地址，DMA 控制器根据该地址从主存中读取数据，并将数据传输到 CPU。 虚拟地址是由操作系统提供的一种地址转换机制，用于将虚拟地址转换为主存物理地址。 硬盘的扇区地址通常用于硬盘的数据读写操作。

1.3安全性、可靠性与系统性能评测基础知识

1、12年第7题

甲和乙要进行通信，甲对发送的消息附加了数字签名，乙收到该消息后利用()验证该消息的真实性。

A.甲的公钥B.甲的私钥C.乙的公钥D.乙的私钥

【解析】A.甲的公钥。

数字签名是一种用于验证消息来源和完整性的技术。在这种情况下，甲对发送的消息附加了数字签名。

乙收到消息后，使用甲的公钥来验证数字签名。甲的公钥是公开的，乙可以获取到。

通过使用甲的公钥进行验证，乙可以确认以下几点：

1. 消息确实是由甲发送的：因为只有甲拥有对应的私钥，能够生成有效的数字签名。
2. 消息没有被篡改：如果消息在传输过程中被篡改，数字签名将无效。

使用甲的私钥是用于生成数字签名，而乙的公钥或私钥与验证甲的数字签名无关。

2、13年第7题

利用报文摘要算法生成报文摘要的目的是()。

A.验证通信对方的身份，防止假冒

B.对传输数据进行加密，防止数据被窃听

C.防止发送方否认发送过的数据

D.防止发送的报文被篡改

【解析】D.防止发送的报文被篡改。

报文摘要算法是一种用于生成数据摘要的算法。生成报文摘要的主要目的是：

• 确保数据完整性：通过计算报文的摘要，可以验证报文在传输过程中是否被篡改。
• 快速比较：摘要通常较小，便于快速比较和验证。

具体来说：

• 选项 A：验证通信对方的身份通常使用数字证书等其他方法。
• 选项 B：对传输数据进行加密是为了保护数据的机密性，而不是防止报文被篡改。
• 选项 C：防止发送方否认发送过的数据通常通过数字签名等技术实现。
• 选项 D：报文摘要可以提供一种简单的方法来检测报文是否被篡改，确保报文的完整性。

3、17年第4题

某系统由下图所示的冗余部件构成。若每个部件的千小时可靠度都为R,则该系统的千小时可靠度为()。

【解析】B

4、17年第8题

以下加密算法中适合对大量的明文消息进行加密传输的是()。

A.RSAB.SHA-1C.MD5D.RC5

【解析】D

非对称加密技术

A. RSA：RSA是一种非对称加密算法，使用公钥进行加密，私钥进行解密。虽然它在网络通信和电子商务等领域有广泛的应用，但由于涉及大数运算，其加密和解密速度相对较慢，因此不太适合对大量的明文消息进行加密传输。

B. SHA-1：SHA-1是一种安全散列算法，主要用于将输入数据转换为固定长度的哈希值，以实现数据的完整性保护和数字签名验证。它并不直接用于加密明文消息，而是用于验证数据的完整性。

C. MD5：MD5也是一种散列函数，它将任意长度的输入转换为固定长度的哈希值。与SHA-1类似，MD5主要用于数据的完整性校验，而非直接对明文消息进行加密。

D. RC5：RC5算法的主要特点是速度快，使用基本的计算机运算（如加、异或、移位等），轮数和密钥位数都可以变化，从而提供了很大的灵活性。因此，它更适合对大量的明文消息进行加密传输

5、17年第9题

假定用户A、B分别从11、12两个CA取得了各自的证书，下面()是A、B互信的必要条件。

A.A、B互换私钥

B.A、B互换公

C.11、12互换私钥

D.11、12互换公钥

【解析】D

举例：国家互认证书

6、18年第11题

数字信封技术能够()。

A.保证数据在传输过程中的安全性

B.隐藏发送者的真实身份

C.对发送者和接收者的身份进行认证

D.防止交易中的抵赖发生

【解析】A.保证数据在传输过程中的安全性。

数字信封技术是一种信息安全技术，主要用于保证数据在传输过程中的安全性。它的工作原理如下：

1. 发送方使用对称密钥对要传输的数据进行加密。
2. 发送方使用接收方的公钥对对称密钥进行加密，形成数字信封。
3. 发送方将加密后的数据和数字信封一起发送给接收方。
4. 接收方使用自己的私钥解开数字信封，获取对称密钥。
5. 接收方使用对称密钥对加密数据进行解密，获取原始数据。

数字信封技术的优点包括：

1. 提供了数据机密性：只有拥有正确私钥的接收方才能解密数据。
2. 保护对称密钥的安全：通过使用接收方的公钥进行加密，确保只有接收方能够获取对称密钥。

其他选项：

• 隐藏发送者的真实身份通常通过其他技术实现，如数字证书等。
• 对发送者和接收者的身份进行认证可以通过数字证书等技术来完成。
• 防止交易中的抵赖发生可以通过数字签名等技术来实现。

7、18年第12~13题

在安全通信中，S将所发送的信息使用()进行数字签名，T收到该消息后可利用()验证该消息的真实性。

(12)A.S的公钥B.S的私钥C.T的公钥D.T的私钥

(13)A.S的公B.S的私钥C.T的公钥D.T的私钥

【解析】（12）B：S 的私钥。（13）A：S 的公钥。 在安全通信中，数字签名的工作原理如下： S 将所发送的信息使用自己的私钥进行数字签名。只有 S 拥有自己的私钥，通过这种方式可以确保消息是由 S 发出的。 T 收到该消息后，使用 S 的公钥验证该消息的真实性。S 的公钥是公开的，T 可以获取到。 通过这种方式，T 可以确认以下几点： 消息确实是由 S 发送的：只有 S 的私钥才能生成有效的数字签名。 消息没有被篡改：如果消息被篡改，数字签名将无效。 而 T 的公钥和私钥在这个过程中通常不参与验证消息的真实性。它们可能用于其他安全通信的环节，但不是用于验证 S 发送消息的真实性。

8、19年第4题

某系统由3个部件构成，每个部件的千小时可靠度都为R,该系统的千小时可靠度为(1-(1-R)^2)R,则该系统的构成方式是()。

A.3个部件串联

B.3个部件并联

C.前两个部件并联后与第三个部件串联

D.第一个部件与后两个部件并联构成的子系统串联

【解析】答案是 C。

根据所给信息进行分析： - 串联系统的可靠度等于各部件可靠度的乘积； - 并联系统的可靠度等于 1 减去各部件不可靠度的乘积。 已知该系统的千小时可靠度为((1-(1-R)^2)R)，可进行如下推理： - 选项 A：3 个部件串联的可靠度应为 R^3； - 选项 B：3 个部件并联的可靠度应为 1-(1-R)^3； - 选项 C：前两个部件并联后与第三个部件串联，可靠度为((1-(1-R)^2)R)； - 选项 D：第一个部件与后两个部件并联构成的子系统串联，可靠度不符合上述形式。 综上所述，该系统的构成方式是前两个部件并联后与第三个部件串联，正确答案是 C。

9、20年第12题

以下关于哈希函数的说法中，不正确的是()。

A.哈希表是根据键值直接访问的数据结构

B.随机预言机是完美的哈希函数

C.哈希函数具有单向性

D.哈希函数把固定长度输入转换为变长输出

【解析】D

哈希函数通常将任意长度的输入转换为固定长度的输出

A. 哈希表（Hash table）确实是一种根据键值直接访问的数据结构，它使用哈希函数将键映射到存储位置。这个选项是正确的。

B. 随机预言机（Random Oracle）是一个理想化的哈希函数模型，它在密码学中被用来证明某些协议的安全性。在随机预言机模型中，哈希函数被视为一个完全随机的函数，这在实际中是不可能的，但作为一个理论模型，它有助于证明密码学协议的安全性。因此，说随机预言机是完美的哈希函数（在理论模型中）这个选项可以被视为正确，尽管这不是哈希函数的实际特性。

C. 哈希函数具有单向性，这意味着给定一个哈希值，很难（在计算上是不可行的）找到原始输入数据。这是哈希函数的一个基本特性，确保了数据的安全性。这个选项也是正确的。

D. 哈希函数通常将任意长度的输入转换为固定长度的输出。这正是哈希函数的一个关键特性，使得无论输入数据的大小如何，哈希值的大小总是固定的。因此，这个选项是不正确的。

10、22年第13题

()属于公钥加密算法。

A.AESB.RSAC.MD5D.DES

【解析】B. RSA 属于公钥加密算法。

公钥加密算法是一种加密技术，其中加密密钥（公钥）和解密密钥（私钥）是不同的。

具体分析各个选项：

• A. AES（Advanced Encryption Standard）：高级加密标准，是一种对称加密算法。
• B. RSA：是一种广泛使用的公钥加密算法。
• C. MD5：是一种消息摘要算法，用于生成消息的哈希值，用于数据完整性验证，而不是加密。
• D. DES（Data Encryption Standard）：数据加密标准，是一种对称加密算法。

公钥加密算法的特点包括：

1. 公私钥对：每个用户拥有一个公钥和一个私钥。
2. 公开公钥：公钥可以公开分发。
3. 加密与解密：使用公钥加密，只有对应的私钥才能解密。

RSA 算法在公钥加密中具有重要地位，常用于安全通信、数字签名等领域。

11、22年第14题

确保计算机系统机密性的方法中不包括()。

A.加密B.认证C.授权D.备份

【解析】D.备份。 加密是通过对数据进行加密处理，使只有拥有正确密钥的人才能解密和访问数据，从而确保数据的机密性。认证用于验证用户或系统的身份，确保只有授权的实体能够访问系统或数据。授权确定用户或进程是否具有执行特定操作或访问特定资源的权限。 备份主要用于数据保护和恢复，以防止数据丢失或损坏，它并不能直接确保计算机系统的机密性。 虽然备份对于系统的可靠性和数据的安全性很重要，但它本身并不专门针对机密性。 模型中）这个选项可以被视为正确，尽管这不是哈希函数的实际特性。

C. 哈希函数具有单向性，这意味着给定一个哈希值，很难（在计算上是不可行的）找到原始输入数据。这是哈希函数的一个基本特性，确保了数据的安全性。这个选项也是正确的。

D. 哈希函数通常将任意长度的输入转换为固定长度的输出。这正是哈希函数的一个关键特性，使得无论输入数据的大小如何，哈希值的大小总是固定的。因此，这个选项是不正确的。

10、22年第13题

()属于公钥加密算法。

A.AESB.RSAC.MD5D.DES

【解析】B. RSA 属于公钥加密算法。

公钥加密算法是一种加密技术，其中加密密钥（公钥）和解密密钥（私钥）是不同的。

具体分析各个选项：

• A. AES（Advanced Encryption Standard）：高级加密标准，是一种对称加密算法。
• B. RSA：是一种广泛使用的公钥加密算法。
• C. MD5：是一种消息摘要算法，用于生成消息的哈希值，用于数据完整性验证，而不是加密。
• D. DES（Data Encryption Standard）：数据加密标准，是一种对称加密算法。

公钥加密算法的特点包括：

1. 公私钥对：每个用户拥有一个公钥和一个私钥。
2. 公开公钥：公钥可以公开分发。
3. 加密与解密：使用公钥加密，只有对应的私钥才能解密。

RSA 算法在公钥加密中具有重要地位，常用于安全通信、数字签名等领域。

11、22年第14题

确保计算机系统机密性的方法中不包括()。

A.加密B.认证C.授权D.备份

【解析】D.备份。 加密是通过对数据进行加密处理，使只有拥有正确密钥的人才能解密和访问数据，从而确保数据的机密性。认证用于验证用户或系统的身份，确保只有授权的实体能够访问系统或数据。授权确定用户或进程是否具有执行特定操作或访问特定资源的权限。 备份主要用于数据保护和恢复，以防止数据丢失或损坏，它并不能直接确保计算机系统的机密性。 虽然备份对于系统的可靠性和数据的安全性很重要，但它本身并不专门针对机密性。 备份的数据可能仍然需要进行加密等措施来保护其机密性。