OFC 2026：Lightmatter的CPO全栈技术突破与产业生态一览

◆ OFC 2026前夕：Lightmatter四大核心技术与产业动作集中发布

在OFC 2026开幕前，Lightmatter于2026年3月11日-12日密集发布四项重磅公告，覆盖CPO封装技术、标准化光引擎产品、产业生态联盟、带宽性能纪录四大维度，为其OFC参展奠定了技术与产业基础。

① vClick™ Optics：行业首款可拆光纤阵列单元，破解CPO量产与良率难题

2026年3月11日，Lightmatter正式发布vClick™ Optics，这是行业首款支持共封装光学（CPO）先进封装与大规模量产的可拆光纤阵列单元（FAU），为其Passage 3D光子互连的规模化部署与现场可维护性提供了核心支撑。

vClick Optics通过整合SENKO的SEAT™与MPC连接器解决方案，以及Lightmatter的垂直扩束光子技术，在光纤阵列与PIC之间构建了可拆光学接口，且兼容先进封装流程中的塑封与研磨工艺，已在ASE的先进封装产线中完成验证。该技术实现了封装装配周期的“前置”，可在最终集成前完成“已知良好光学引擎”的验证，大幅降低光学引擎与高成本ASIC裸片集成时的良率损失风险。

核心性能与优势方面，vClick Optics实现了低于1.5dB的插入损耗，插拔重复插入损耗同样低于1.5dB；支持最宽80nm以上的CWDM与DWDM波段，可支撑32-100Tbps+的下一代光互连；生产过程无需有源光纤对准，大幅缩减装配与测试时间；同时实现了CPO设备的现场可维护性，解决了传统永久光纤附着带来的运维难题。

作为配套方案，Lightmatter同步发布了eClick™ Optics端面耦合解决方案，该方案针对Passage M1000参考平台等大尺寸裸片chiplet优化，通过边缘贴装方式最大限度降低对PIC裸片面积的占用，在大规模部署中实现极低插入损耗，与vClick Optics形成互补。

② Passage™ L20统一光学引擎：兼容NPO/OBO的BiDi高密光互连平台

同日，Lightmatter发布Passage™ L20统一光学引擎，这是一款单方向6.4Tbps带宽的光引擎产品，专为近封装光学（NPO）和板上光学（OBO）应用设计，通过双向（BiDi）复用技术实现光纤带宽密度翻倍，同时通过行业标准电气接口实现PCB的无缝集成，为客户提供了从现有架构向CPO平滑过渡的方案。

Passage L20基于2波长BiDi传输技术（1311nm、1331nm），相比传统单向DR光标准，光纤管理需求降低50%，适配IEEE 802.3dj标准，兼容数据中心内多机架规模的算力横向扩展与纵向堆叠。产品采用符合标准的224G PAM4接口，可直接兼容现有XPU与交换芯片封装，支持XPU到XPU集群、XPU到交换机扩容、层级交换架构等多种互连拓扑，也可用于提升高级可插拔模块的带宽密度。

核心规格方面，Passage L20单方向总带宽6.4Tbps，SerDes线速率212.5Gbps PAM4，支持32个光端口，单通道200Gbps DR数据速率，最大TDP 30W，采用2000引脚BGA封装（BiDi），预计2026年底启动样品交付。

③ 以创始成员身份加入XPO MSA，推动超密可插拔光模块标准化

2026年3月12日，Lightmatter宣布以创始成员身份加入由Arista Networks发起的XPO（eXtra-dense Pluggable Optics）多源协议（MSA）联盟，该联盟旨在定义下一代光收发器形态，满足超大规模AI数据中心对带宽、可靠性、密度的核心需求。

XPO规范相比传统OSFP等可插拔光模块，可实现交换机机架密度4倍提升，Lightmatter将凭借其硅光技术积累，尤其是Passage光子互连技术的双向链路架构，为XPO平台提供业界领先的光纤带宽密度能力。XPO平台的核心优势包括集成液冷冷板、单比特可靠性大幅提升、支持DR、FR、LR等多种标准光学技术，适配下一代液冷AI数据中心的需求。

④ 联合高通实现1.6Tbps单光纤带宽纪录，8倍领先行业现有方案

2026年3月11日，Lightmatter联合高通技术公司宣布，其Passage CPO芯粒成功实现单光纤1.6Tbps的吞吐量纪录，通过16波长DWDM架构与单通道112G SerDes，实现了相比现有NPO/CPO方案最高8倍的单光纤带宽密度。

该方案将Lightmatter的Passage L-Series光子引擎与高通技术公司的112G PAM4光SerDes芯粒深度集成，是业界首个达到该带宽密度的光子互连架构，且已通过硅验证，具备超大规模量产能力。该技术在提升系统吞吐量的同时，大幅降低数据中心内的光纤数量，简化线缆管理并降低光基础设施成本，为单封装100Tbps以上I/O带宽的下一代XPU与交换机提供了核心支撑。目前，该Passage L-Series光子互连已通过评估套件向核心客户开放测试。

◆ OFC 2026技术论文深度解析

本届OFC上，Lightmatter将发布两篇核心技术论文，均聚焦于硅光CPO链路的核心性能突破，分别针对链路余量提升与单光纤带宽密度两大行业痛点，完成了业界首创的实验验证与性能测试，以下为两篇论文的完整技术细节解析。

① 8波长DWDM 50Gbps NRZ CPO链路中基于量子点SOA实现9dB链路余量增益

该论文首次完成了SOA在8λ×400GHz间隔DWDM CPO链路中的实验评估，验证了量子点半导体光放大器（QD-SOA）在CPO场景中的核心价值。

▲ 研究背景与核心目标

O波段IMDD硅光CPO已成为数据中心与高性能计算的核心技术，基于微环调制器（MRM）的DWDM光引擎凭借紧凑的尺寸与高能效，广泛应用于中等波特率的NRZ信号传输。但随着链路聚合速率提升，接收机实现目标误码率（BER）所需的光调制幅度（OMA）同步提升；同时，为降低CPO系统成本，外置激光器的光功率需在片内分配给多个调制器，导致单通道发射光功率受限，而高发射光功率又会引发硅光发射端的非线性吸收与MRM光载流子生成，带来非线性损耗。

本研究的核心目标，是通过在发射端引入QD-SOA光放大方案，降低片内非线性损耗、提升链路余量与能效，同时量化评估QD-SOA在DWDM CPO链路中的性能损伤。

▲ CPO链路架构与实验设置

论文中设计的QD-SOA部署方案为：将SOA置于CPO裸片外部的发射端服务器内，通过米级保偏（PM）光纤与发射端连接，规避CPO裸片最高105℃的结温超出常规SOA 60℃工作温度上限的问题；SOA输出端通过公里级标准单模光纤与接收机连接，链路两端均配置隔离器以抑制放大多径干扰（AMPI）。

实验链路采用8波长DWDM方案，光源为DWDM激光器阵列，中心波长1310nm，波长间隔400GHz，单波长激光光纤内功率约7dBm；发射端为8个集成驱动的MRM阵列，由带片内PRBS生成与校验功能的XSR SerDes驱动，每个MRM锁定对应波长，具备自动环锁定功能；接收端为8通道耦合环谐振器（CRR）解复用滤波器，对应波长的光信号进入片内Ge光电二极管（PD）与跨阻放大器（TIA），TIA输出至接收端SerDes，SerDes集成连续时间线性均衡（CTLE）与1抽头判决反馈均衡（DFE），所有BER测试均未使用前向纠错。

实验设置中，在发射端测试点A后接入可变光衰减器（VOA）用于扫描发射功率，基线测试时直接将发射端与接收端通过~0.3dB损耗LC光纤连接器连接，插入SOA的测试链路则在测试点A后依次接入SOA与两个隔离器，通过VOA扫描SOA输入功率，8波长总输入功率最高为-9dBm，远低于SOA的1dB输入饱和功率。

▲ QD-SOA直流性能测试

实验采用Innolume 1300025PM20DB型号QD-SOA，工作条件为1.5A泵浦电流、60℃结温，将增益谱中心调整至1310nm，测试结果如下：

1. 增益性能：实现约14dB的光纤间增益，8个波长的增益范围为13.1dB-14.6dB，增益波动小于1.7dB；

2. 噪声性能：通过噪声谱评估，噪声系数为5.5dB；

3. 饱和性能：输入1dB压缩点为6dBm，对应输出1dB压缩点为19.5dBm；

4. 仿真匹配：基于VPI Photonics软件搭建仿真模型，器件长度6mm、载流子寿命150ps、平坦增益谱，仿真结果与实验结果高度吻合。

▲ 链路性能测试结果

1. 发射功率降低效果：在BER为2.4×10⁻⁴时，QD-SOA的引入使发射端单波长平均发射功率降低9dB；在BER为10⁻⁸时，发射功率降低8.5dB，仿真结果与实验结果高度一致；

2. 链路代价量化：通过浴盆曲线反斜率计算，基线链路噪声为28.7mVrms，SOA链路噪声为39.2mVrms，对应1.35dB的功率代价；对于8波长链路，基线链路相对单波长链路的功率代价为0.4dB，而SOA链路的总功率代价为2.0dB；

3. 损伤特性：实验中未观测到QD-SOA带来的交叉增益调制（XGM）损伤，但SOA带来的接收端光功率提升接近Rx TIA的饱和极限，限制了更低BER的实现，当光功率提升1-2dBm时，BER会从约10⁻⁹劣化至10⁻³；

4. 功耗情况：本次实验采用的商用QD-SOA功耗为2.4W，目前已有研究实现200mA泵浦电流下O波段19dB增益的QD-SOA，未来可通过提升传输速率或优化SOA设计进一步改善功率效率。

▲ 研究结论

该研究首次验证了14dB光增益的QD-SOA可为8波长DWDM CPO链路提供约9dB的额外链路余量，仅引入2.0dB的总链路代价，为DWDM CPO链路实现一个数量级以上的链路余量提升提供了可行路径，同时可有效降低发射端光功率，缓解硅光芯片的非线性损耗问题。

②基于微环收发器实现单模光纤16波长800Gbps双向链路

该论文首次报道了基于XSR SerDes与微环收发器，在单根光纤中实现16波长、总速率800Gbps的双向光链路，且在偏振与温度剧烈变化下保持稳定性能。

▲ 研究背景与核心目标

大规模AI模型的快速发展，使数据中心内的算力集群对互连带宽与功耗的需求远超传统电互连的能力极限，CPO技术通过将光I/O引擎与ASIC集成在同一封装内，实现了高能效、高带宽的I/O能力。而双向（BiDi）光纤链路可使芯片边缘带宽密度翻倍，但同时带来了控制与信号完整性的挑战。

本研究的核心目标，是基于微环架构实现16波长WDM双向光收发器，在单根光纤中实现单方向400Gbps、总聚合800Gbps的传输速率，同时验证其在偏振扰动与温度剧烈变化下的鲁棒性。

▲ 收发器与系统架构

该双向链路采用两组8波长通道，均基于1310nm中心、400GHz间隔的波长栅格，两组波长相互偏移200GHz，实现同纤双向传输。

发射端（TX）：8个MRM耦合至同一总线波导，每个MRM由单片集成的CMOS驱动器独立驱动，每个通道实现50Gbps NRZ调制，单方向总速率400Gbps；

接收端（RX）：采用偏振无关设计，8通道微环分插滤波器阵列，将对应波长的光信号入射至集成TIA的高速光电探测器；

双向合路：通过波长交错器（INT）将发射与接收路径合路至单根输入/输出光纤，链路两端的收发器通过1km SMF28单模光纤与偏振扰码器连接；

芯片与封装：硅光芯片与商用XSR SerDes共封装在同一基板上，XSR SerDes能效约2pJ/bit，光收发器将XSR的传输距离从片内扩展至1公里；封装通过MT连接器连接光纤带，板载热电制冷器（TEC）用于温度冲击测试，光引擎正常工作无需TEC；激光器外置，每个激光模块内的8个波长复用到单根输出光纤连接至芯片，激光器绝对波长精度可达±20GHz。

▲ 链路性能测试结果

1. 基础调制性能：单个MRM在56Gbps PRBS9模式下，输出眼图完全张开，8个接收通道的BER随接收端解复用器输入OMA的变化曲线符合预期；

2. 时序与电压余量：SerDes提取的8个通道的时序浴盆曲线与电压浴盆曲线，均显示出充足的链路余量；

3. 偏振鲁棒性：在1km光纤链路中加入连续扰码的偏振控制器，输入偏振角度在0-90°之间连续变化，两个偏振模式的光电流在最大值与零之间波动，但所有16个通道的BER始终保持在10⁻⁹以下，不受偏振旋转的影响；

4. 温度鲁棒性：

- 慢温变测试：通过TEC将封装温度在35℃至105℃之间连续扫描，测试时长31小时，8个接收通道在50Gbps PRBS9下的BER始终低于10⁻⁹；

- 快温变测试：通过MRM相邻的片内电阻加热器，实现808℃/s的温度变化速率，在100ms周期内将MRM温度在25℃至105℃之间反复升降，每2秒采样的预FEC BER稳定在10⁻¹¹，MRM下载端口的监测光电流保持恒定，主动锁定机制可完全补偿剧烈的温度波动。

▲ 功耗与能效分析

SerDes与硅光芯片的总功耗约3W，对应总能效3.8pJ/bit，其中硅光芯片贡献1.7pJ/bit，SerDes贡献2.1pJ/bit，与单向微环CPO链路能效相当，同时通过BiDi架构实现了芯片边缘带宽密度翻倍。

研究同时指出，交错波长栅格对激光器的绝对波长精度与稳定性要求为±20GHz，已在本次采用的激光系统中实现；同时通过优化端接与低反射器件设计，避免了片内反射与发射端光信号背向散射进入接收端带来的频谱串扰，NRZ调制格式相比PAM4等多电平调制格式，对双向传输带来的链路代价具有更高的容忍度。

▲ 研究结论

该研究首次实现了基于XSR SerDes与微环收发器的16波长、50Gbps单通道双向光链路，在无纠错编码的情况下实现BER<10⁻⁹，且对偏振与温度波动具备极强的鲁棒性，验证了基于硅光的WDM互连架构，可在实现高带宽与高能效的同时，通过双向传输大幅提升芯片边缘带宽密度，为下一代高密CPO光引擎提供了核心技术支撑。

◆ OFC 2026期间多场技术与产业论坛分享

除两篇核心技术论文外，Lightmatter的多位高管与技术负责人还将在OFC 2026期间参与多场产业圆桌与技术宣讲，覆盖AI光互连产业趋势、光子计算前沿技术等核心议题。

① 面向AI的未来光子技术：从PIC到Pod到工厂

Lightmatter销售与解决方案架构高级副总裁Bob Turner将参与Open Compute Project组织的专题圆桌，该圆桌延续了OFC 2025“点亮百亿亿次AI之路”的热门讨论，深入探讨下一代AI数据中心基础设施必需的光学技术与市场动态。

本次分享将聚焦AI算力向百亿亿次及以上发展的过程中，光子技术作为核心使能者带来的底层变革，分析从PIC、AI算力Pod到AI工厂全链路的数据传输挑战，探讨硅光技术、线性光学与CPO、光交换（OCS）等先进光互连技术的最新突破，及其在AI训练与推理场景中解决数据传输难题的技术与市场影响，同时分析这些技术对下一代AI加速器与存储层级的核心价值。

② 通用光子AI加速芯片

Lightmatter创始人、首席科学家Darius Bunandar将在光计算分会场W3C • Photonic AI Computing 进行主题宣讲，介绍其团队研发的光子AI处理器Nature正刊：曦智和Lightmatter的大规模光电混合计算加速卡。该处理器可实现ResNet、BERT、强化学习等先进模型的执行，精度接近电子芯片水平，处理器集成六颗芯片，实现65.5 TFLOPS的算力，是后摩尔时代晶体管计算的重要突破。