硬件描述语言(Verilog、VHDL等)的最佳实践是什么？
硬件描述语言(Verilog、VHDL等)的最佳实践是什么？
提问于 2008-11-28 23:17:09
在实现HDL代码时，应遵循哪些最佳实践？
与更常见的软件开发领域相比，有哪些共同点和不同点？
回答 2
Stack Overflow用户
发布于 2009-04-29 22:26:24
像Verilog和VHDL这样的HDL似乎真的很鼓励意大利面式的代码。大多数模块由几个'always‘(Verilog)或'process’(VHDL)模块组成，它们可以按任意顺序排列。模块的整体算法或功能通常是完全模糊的。弄清楚代码是如何工作的(如果不是你写的)是一个痛苦的过程。
几年前，我偶然发现了this paper，它概述了一种更结构化的VHDL语言设计方法。基本思想是每个模块只有2个进程块。一个用于组合代码，另一个用于同步(寄存器)。它非常适合生成可读性和可维护性好的代码。
Stack Overflow用户
发布于 2010-02-19 01:58:03
对于FPGA，Xilinx有this page。几乎所有的都将适用于其他FPGA供应商，或者将具有同等的规则。很大程度上适用于ASIC设计。
英特尔已推荐高密度脂蛋白编码风格和设计建议(PDF)under this page。
页面原文内容由Stack Overflow提供。腾讯云小微IT领域专用引擎提供翻译支持
原文链接：
https://stackoverflow.com/questions/326880
复制相关文章
相似问题