几个月前,我想出了以下用于学校作业的通用Makefile
:
# ------------------------------------------------
# Generic Makefile
#
# Author: yanick.rochon@gmail.com
# Date : 2010-11-05
#
# Changelog :
# 0.01 - first version
# ------------------------------------------------
# project name (generate executable with this name)
TARGET = projectname
CC = gcc -std=c99 -c
# compiling flags here
CFLAGS = -Wall -I.
LINKER = gcc -o
# linking flags here
LFLAGS = -Wall
SOURCES := $(wildcard *.c)
INCLUDES := $(wildcard *.h)
OBJECTS := $(SOURCES:.c=*.o)
rm = rm -f
$(TARGET): obj
@$(LINKER) $(TARGET) $(LFLAGS) $(OBJECTS)
@echo "Linking complete!"
obj: $(SOURCES) $(INCLUDES)
@$(CC) $(CFLAGS) $(SOURCES)
@echo "Compilation complete!"
clean:
@$(rm) $(TARGET) $(OBJECTS)
@echo "Cleanup complete!"
这基本上会编译每个.c
和.h
文件,以在同一文件夹中生成.o
文件和可执行文件projectname
。
现在,我想把这个稍微推一推。如何编写Makefile以编译具有以下目录结构的C项目?
./
./Makefile
./src/*.c;*.h
./obj/*.o
./bin/<executable>
换句话说,我希望有一个Makefile,它将C源代码从./src/
编译成./obj/
,然后将所有内容链接起来,在./bin/
中创建可执行文件。
我尝试过读取不同的Makefile,但我就是不能让它们适用于上面的项目结构;相反,项目无法编译,并出现了各种错误。当然,我可以使用成熟的集成开发环境(Monodevelop,Anjuta等),但老实说,我更喜欢坚持使用gEdit和好的旧终端。
有没有一位大师可以给我一个有效的解决方案,或者清楚地告诉我如何做到这一点?谢谢!
** 更新(v4) **
最终的解决方案:
# ------------------------------------------------
# Generic Makefile
#
# Author: yanick.rochon@gmail.com
# Date : 2011-08-10
#
# Changelog :
# 2010-11-05 - first version
# 2011-08-10 - added structure : sources, objects, binaries
# thanks to http://stackoverflow.com/users/128940/beta
# 2017-04-24 - changed order of linker params
# ------------------------------------------------
# project name (generate executable with this name)
TARGET = projectname
CC = gcc
# compiling flags here
CFLAGS = -std=c99 -Wall -I.
LINKER = gcc
# linking flags here
LFLAGS = -Wall -I. -lm
# change these to proper directories where each file should be
SRCDIR = src
OBJDIR = obj
BINDIR = bin
SOURCES := $(wildcard $(SRCDIR)/*.c)
INCLUDES := $(wildcard $(SRCDIR)/*.h)
OBJECTS := $(SOURCES:$(SRCDIR)/%.c=$(OBJDIR)/%.o)
rm = rm -f
$(BINDIR)/$(TARGET): $(OBJECTS)
@$(LINKER) $(OBJECTS) $(LFLAGS) -o $@
@echo "Linking complete!"
$(OBJECTS): $(OBJDIR)/%.o : $(SRCDIR)/%.c
@$(CC) $(CFLAGS) -c $< -o $@
@echo "Compiled "$<" successfully!"
.PHONY: clean
clean:
@$(rm) $(OBJECTS)
@echo "Cleanup complete!"
.PHONY: remove
remove: clean
@$(rm) $(BINDIR)/$(TARGET)
@echo "Executable removed!"
发布于 2011-08-10 09:01:04
您可以将-I
标志添加到编译器标志(CFLAGS),以指示编译器应在何处查找源文件,并将-o标志添加至指示应将二进制文件留在何处:
CFLAGS = -Wall -I./src
TARGETPATH = ./bin
$(TARGET): obj
@$(LINKER) $(TARGETPATH)/$(TARGET) $(LFLAGS) $(OBJECTS)
@echo "Linking complete!"
为了将目标文件放到obj
目录中,请在编译时使用-o
选项。另外,看看$@
和$<
automatic variables。
例如,考虑下面这个简单的Makefile
CFLAGS= -g -Wall -O3
OBJDIR= ./obj
SRCS=$(wildcard *.c)
OBJS=$(SRCS:.c=.o )
all:$(OBJS)
%.o: %.c
$(CC) $(CFLAGS) -c $< -o $(OBJDIR)/$@
Update>
通过查看您的makefile,我意识到您正在使用-o
标志。好的。继续使用它,但是添加一个目标目录变量来指示输出文件应该写入的位置。
发布于 2011-08-10 16:03:20
这些天我已经不再写makefile了,如果你的意图是继续学习,那你就可以使用eclipse CDT附带的makefile生成器了。如果你想在你的构建树中获得一些可维护性/多项目支持,可以看看下面的内容:
https://stackoverflow.com/questions/7004702
复制相似问题