要瞄准新的设备需要什么？
从高层次的角度来看，用Yosys瞄准一个新设备需要什么？我想瞄准Xilinx XC9572XL。我有一个这样的开发板：XC9572XL-CPLD-开发板-v1b。Xilinx文档这里很好地涵盖了这个CPLD的体系结构。
我想我需要做以下几件事：
- 想出如何让Yosys将一个设计合成成一个基于产品和D型触发器的网络列表。
- 将netlist输出为Yosys的大容量格式。
- 为ICE40 XC9572XL创建一个“适配器”(类似于arachne，用于XC9572XL)
- 用需要设置的适当熔断器输出JEDEC文件，以便在前面的步骤中实现设计。
- 使用xc3sprog将设计结果闪存到CPLD上。
看上去很有可能。最难的是建立一个“更适合”的工具。该工具需要了解CPLD的资源，然后需要一些巧妙的算法来适应设计，并以JEDEC格式输出所需的熔断器。一个重要的缺失部分是物理CPLD中的“熔断器”与JEDEC文件中的熔断器之间的映射。这必须是逆向工程。我注意到，来自Xilinx WebPACK ISE的JEDEC文件包含46656个熔断器。每个映射返回到CPLD中的某个可配置节点。
我想知道其他人对这种方法的看法。我可能会遇到什么类型的问题？
如果我要这样做，我需要考虑哪些法律方面的问题？我是否应该先写信给Xilinx，并获得他们的许可，我是否应该决定反向工程他们的工具产生的JEDEC文件？
XC9572XL是一个过时的部分..。
回答 2
Stack Overflow用户
发布于 2015-08-26 17:54:06
- 想出如何让Yosys将一个设计合成成一个基于产品和D型触发器的网络列表。
- 将netlist输出为Yosys的大容量格式。
您可以从逻辑级的大容量文件中用ABC进行两级综合。例如：
$ yosys -p synth -o test.blif tests/simple/fiedler-cooley.v
$ yosys-abc
abc> read_blif test.blif
abc> collapse
abc> write_pla test.pla现在，您可以编写一个将.pla文件(加上您需要编写的yosys插件可能生成的辅助信息)转换为JEDEC文件的程序。
如果我要这样做，我需要考虑哪些法律方面的问题？
我不知道。泰娜。
当您通过分析芯片供应商提供的软件进行反向工程时:在这种情况下，它实际上取决于您所居住的国家。例如，在欧洲，你可以在某些情况下进行逆向工程，甚至拆卸软件，即使软件EULA禁止这样做。我在更深入的这里中解释了这一点。
我认为反向工程硅本身(而不是分析软件)在北美这样的地方问题较少。
Stack Overflow用户
发布于 2015-08-26 14:57:55
你有没有考虑过把目标对准酷跑二族？我在它上做了一些相当广泛的RE (https://recon.cx/2015/slides/recon2015-18-andrew-zonenberg-From-Silicon-to-Compiler.pdf)，并且理解了大多数比特流格式。把Yosys移植到它上是我优先考虑的问题，一旦我找出了最后一个时钟网络结构。
这些设备是更新的和更低的功率，加上内部架构更干净和更容易针对目标(很好的规则和/或数组相对于某些专用于特定OR项的pterms )。
在任何一种情况下，请与我联系，以进一步讨论，我愿意合作。
编辑: Clifford是对的，逆转硅在美国是合法的(17 USC 906)，而软件则是灰色地带。ISE也是一个如此巨大的怪物，没有人会用他们的头对着右转来设计它；芯片更容易理解。
虽然XC9500XL系列是一个较老的350 and系列(金属层较少，功能更大，在显微镜下更容易看到细节)，但它也使用了许多讨厌的模拟技巧，直接在逻辑和读出放大器上使用浮动栅EEPROM/flash单元。CoolRunner-II是180 to，4或5个金属层取决于密度，主逻辑阵列是完全数字化的，并且更容易进行逆向工程。
https://stackoverflow.com/questions/32217939
复制相似问题
腾讯云开发者
