腾讯云
开发者社区
文档
建议反馈
控制台
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
登录/注册
首页
学习
活动
专区
工具
TVP
最新优惠活动
返回腾讯云官网
开源FPGA
致力于开源FPGA,一个FPGA工程师的养成之路!
专栏作者
举报
49
文章
82758
阅读量
88
订阅数
订阅专栏
申请加入专栏
全部文章(49)
fpga(15)
其他(8)
单片机(6)
数据处理(6)
打包(4)
图像处理(4)
ide(3)
tcp/ip(3)
http(2)
编程算法(2)
python(1)
go(1)
html(1)
matlab(1)
linux(1)
存储(1)
开源(1)
微信(1)
windows(1)
bat(1)
ci(1)
cin(1)
dll(1)
navigator(1)
sum(1)
verilog(1)
win10(1)
xilinx(1)
搜索文章
搜索
搜索
关闭
基于Verilog HDL的二进制转BCD码实现
存储
编程算法
在项目设计中,经常需要显示一些数值,比如温湿度,时间等等。在数字电路中数据都是用二进制的形式存储,要想显示就需要进行转换,对于一个两位的数值,对10取除可以得到其十位的数值,对10取余可以得到个位的数值。对于Verilog来说它的标准是支持除法和取余运算的,综合器也会有IP可以进行除法运算。但是这样未免会耗费太多资源,使用移位加3算法就可以实现二进制到BCD码之间的转换。
NingHeChuan
2018-08-22
1.8K
0
没有更多了
社区活动
腾讯技术创作狂欢月
“码”上创作 21 天,分 10000 元奖品池!
立即发文
Python精品学习库
代码在线跑,知识轻松学
立即查看
博客搬家 | 分享价值百万资源包
自行/邀约他人一键搬运博客,速成社区影响力并领取好礼
立即体验
技术创作特训营·精选知识专栏
往期视频·千货材料·成员作品 最新动态
立即查看
领券
问题归档
专栏文章
快讯文章归档
关键词归档
开发者手册归档
开发者手册 Section 归档