首页
学习
活动
专区
工具
TVP
发布

瓜大三哥

专栏作者
339
文章
521041
阅读量
91
订阅数
Xilinx FPGA 从spi flash启动配置数据时的地址问题
fpga 上电时,默认是从 flash 的 0x00 地址开始读数据。如 UG470 文档 page144 描述
瓜大三哥
2021-02-24
1.8K0
Xilinx FPGA程序升级
Xilixn FPGA提供了一种在线升级的方式,可以通过ICAP指令实现。ICAP(Internal Configuration Access Port) 指的是内部配置访问端口,其主要作用是通过内部配置访问端口(ICAP),用户可以在FPGA逻辑代码中直接读写FPGA内部配置寄存器(类似SelectMAP),从而实现特定的配置功能,例如Multiboot。FPGA实现IPROG通常有两种方式,一种是通过ICAP配置,一种是把相关指令嵌入bit文件中。与通过bit文件实现IPROG相比,通过ICAP更灵活。对Xilinx FPGA的升级其实是Multiboot的操作。如下图所示,基地址存放的是Golden Image(bootloader),而高地址存放的是MultiBoot Image。小编会在本文对Xilinx 7系列的MulTIboot做一些简单介绍。
瓜大三哥
2021-02-24
3.8K0
CLB Arrangement
Xilinx 7 系列 FPGA 是基于 ASMBL 架构提供的独特列式方法的第四代产品。
瓜大三哥
2021-02-24
6550
How do I reset my FPGA?
Editor’s Note: This article first appeared in the Summer 2011 issue of Xcell Journal , and is reproduced here with the kind permission of Xilinx.
瓜大三哥
2021-01-12
5030
fpga复位的几种方法
在 FPGA 设计中,复位起到的是同步信号的作用,能够将所有的存储元件设置成已知状态。在数字电路设计中,设计人员一般把全局复位作为一个外部引脚来实现,在加电的时候初始化设计。全局复位引脚与任何其它输入引脚类似,对 FPGA 来说往往是异步的。设计人员可以使用这个信号在 FPGA 内部对自己的设计进行异步或者同步复位。
瓜大三哥
2021-01-12
1.6K0
wujian100——FPGA综合实现
最后就可以生成 bit 流文件。而且小编还看到 Slack 恰好为 0 ,的确是 ”绝了“。
瓜大三哥
2020-11-10
1.8K1
Xilinx FPGA bit 文件加密
当你的项目终于做完了,到了发布的关键节点,为了防止自己的心血被别人利用,最好对产品进行bit加密。
瓜大三哥
2020-09-30
1.4K0
PLL/DLL/DCM/MMCM
在 Xilinx 的 FPGA 中,时钟管理器称为 Clock Management ,简称 CMT 。常用到的 DCM / PLL / MMCM 都包含在 CMT 中。
瓜大三哥
2020-09-22
2K0
Xilinx 7系列时钟结构
xilinx 的 FPGA 时钟结构,7 系列 FPGA 的时钟结构和前面几个系列的时钟结构有了很大的区别,7系列的时钟结构如下图所示。
瓜大三哥
2020-09-22
1.2K0
FPGA程序加载方式
Vivado 设计过程中生成的 bit 流文件需要通过特定的配置引脚导入到 FPGA 中。专用配置引脚上的不同电压级别决定了不同的配置模式。可选的配置模式有:
瓜大三哥
2020-09-14
3.2K0
VIO
VIO 可以实时监测或驱动FPGA内部信号,比如没有按键输出,可以使用VIO output 输出一个虚拟 IO 来模拟按键。
瓜大三哥
2020-09-14
9230
ILA
集成逻辑分析仪 (Integrated Logic Analyzer :ILA) 功能允许用户在 FPGA 设备上执行系统内调试后实现的设计。当设计中需要监视信号时,应使用此功能。用户还可以使用此功能在硬件事件和以系统速度捕获数据时触发。
瓜大三哥
2020-09-14
1.6K0
ICON
在Xilinx ISE环境下,Chipscope利用 ICON 核通过 FPGA 的 JTAG 端口与内核通信;ILA 核可以用来观察 FPGA 内部信号;VIO 核不仅可以观察信号,还可以将外部输入信号传到 FPGA 中去。
瓜大三哥
2020-09-14
1.3K0
FPGA上电时序
因为ZYNQ 的 PS 和 PL 部分的电源有上电顺序的要求,在电路设计中,按照ZYQN 的电源要求设计,上电依次为1.0V -> 1.8V -> 1.5 V -> 3.3V -> VCCIO,下图为电源的电路设计:
瓜大三哥
2020-09-04
2.9K0
如何理解FPGA的亚稳态
? ? ? ? ? ? ? ? ?
瓜大三哥
2020-08-07
5910
蜂鸟E203系列——FPGA硬件环境
make执行GUI 加载编译加入源文件综合出错实现出错生成bitstream出错烧录 flash
瓜大三哥
2020-07-09
1.5K0
FPGA中可执行文件:bit/bin/mcs/elf
FPGA里面的可执行文件都涉及到 *.bit, *.mcs, *.bin 和 *.elf,到底都有什么用,应该怎么用呢,这篇文章小编会简单介绍下这几种文件。
瓜大三哥
2020-06-24
7.7K1
视频处理之灰度图
灰度图 ,Gray Scale Image 或是Grey Scale Image,又称灰阶图。把白色与黑色之间按对数关系分为若干等级,称为灰度。8位像素灰度分为256阶。用灰度表示的图像称作灰度图。除了常见的卫星图像、航空照片外,许多地球物理观测数据也以灰度表示。除了常见的卫星图像、航空照片外,许多地球物理观测数据也以灰度表示。以位场图像为例,把位场表示为灰度图,需要将位场观测值灰度量化,即将场的变化范围转换成256阶的灰度范围。由于位场的动态变化范围非常大,磁场可达数万个纳特,重力场也可能在数百个重力单位内变化,所以在显示为图像前通常需要对位场观测值进行拉伸或压缩。
瓜大三哥
2020-06-09
1.8K0
FPGA上电后IO默认状态
电源供电线路上电之前,I/O管脚的状态为“未知”。所以在进行FPGA硬件设计时,引脚分配是非常重要的一个环节,特别是在硬件电路上需要与其他芯片通行的引脚。
瓜大三哥
2020-05-29
2.9K0
Xilinx XADC
Xilinx 7系列FPGA全系内置了一个ADC,称为XADC。这个XADC内部是两个1Mbps的ADC,可以采集模拟信号转为数字信号送给FPGA内部使用。XADC内部可以直接获取芯片结温和FPGA的若干供电电压(7系列不包括VCCO),用于监控FPGA内部状况。同时提供了17对差分管脚,其中一对专用的模拟差分输入,16对复用的模拟差分输入,不使用的时候可以作为普通的User I/O。
瓜大三哥
2020-05-20
1.7K0
点击加载更多
社区活动
Python精品学习库
代码在线跑,知识轻松学
【玩转EdgeOne】征文进行中
限时免费体验,发文即有奖~
博客搬家 | 分享价值百万资源包
自行/邀约他人一键搬运博客,速成社区影响力并领取好礼
技术创作特训营·精选知识专栏
往期视频·干货材料·成员作品·最新动态
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档