腾讯云
开发者社区
文档
建议反馈
控制台
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
登录/注册
首页
学习
活动
专区
工具
TVP
最新优惠活动
返回腾讯云官网
FPGA开源工作室
专栏作者
举报
230
文章
354641
阅读量
87
订阅数
订阅专栏
申请加入专栏
全部文章(230)
fpga(113)
编程算法(50)
tcp/ip(31)
matlab(30)
图像处理(19)
缓存(18)
硬件开发(14)
单片机(12)
node.js(9)
ide(8)
linux(7)
windows(7)
设计(6)
arm(5)
二进制(5)
c 语言(4)
ubuntu(4)
网络安全(4)
udp(4)
https(4)
rgb(4)
tcl(4)
verilog(4)
人脸识别(3)
python(3)
bash(3)
apt-get(3)
腾讯云测试服务(3)
bit(3)
db(3)
ip(3)
vhdl(3)
工作(3)
函数(3)
数据(3)
系统(3)
状态机(3)
负载均衡(2)
其他(2)
ios(2)
打包(2)
bash 指令(2)
神经网络(2)
数据库一体机 TData(2)
http(2)
存储(2)
自动化(2)
图像识别(2)
opencv(2)
数据结构(2)
虚拟化(2)
delay(2)
image(2)
io(2)
max(2)
ps(2)
subplot(2)
timing(2)
title(2)
编码(2)
接口(2)
入门(2)
网络(2)
原理(2)
对象存储(1)
维纳斯(1)
区块链(1)
自动驾驶(1)
iphone(1)
c++(1)
php(1)
r 语言(1)
xml(1)
css(1)
html(1)
access(1)
github(1)
unix(1)
文件存储(1)
命令行工具(1)
视频处理(1)
人工智能(1)
开源(1)
爬虫(1)
gui(1)
flash(1)
ntp(1)
powershell(1)
数据分析(1)
物联网(1)
架构设计(1)
processing(1)
5g(1)
迁移(1)
汽车(1)
axis(1)
binary(1)
com(1)
config(1)
console(1)
data(1)
display(1)
double(1)
edge(1)
figure(1)
file(1)
filter(1)
fork(1)
fs(1)
i2c(1)
input(1)
int(1)
logic(1)
min(1)
path(1)
png(1)
post(1)
project(1)
range(1)
report(1)
set(1)
size(1)
spi(1)
stm32(1)
stub(1)
uart(1)
vr(1)
width(1)
x11(1)
xilinx(1)
基础(1)
脚本(1)
连接(1)
量化(1)
配置(1)
摄像头(1)
调试(1)
同步(1)
通信(1)
协议(1)
异步(1)
音频(1)
硬件(1)
语法(1)
主机(1)
搜索文章
搜索
搜索
关闭
xilinx源语 IDDR和ODDR
单片机
fpga
该设计元素是专用的输入寄存器,旨在将外部双数据速率(DDR)信号接收到Xilinx FPGA中。IDDR可用的模式可以在捕获数据的时间和时钟沿或在相同的时钟沿向FPGA架构显示数据。此功能使您可以避免其他时序复杂性和资源使用情况。 1)OPPOSITE_EDGE模式-以传统的DDR方法恢复数据。给定分别在引脚D和C上的DDR数据和时钟,在时钟C的每个上升沿之后Q1发生变化,在时钟C的每个下降沿之后Q2发生变化。 2)SAME_EDGE模式-时钟C的相对边沿仍然恢复数据。但是,在负边沿数据寄存器后面放置了一个额外的寄存器。这个额外的寄存器由时钟信号C的正时钟沿提供时钟。结果,现在DDR数据在相同的时钟沿提供给FPGA架构。但是,由于此功能,数据对似乎是“分离的”。Q1和Q2不再具有对1和2。相反,出现的第一个对是对1和DONT_CARE,在下一个时钟周期之后是对2和3。 3)SAME_EDGE_PIPELINED模式-以与SAME_EDGE模式类似的方式恢复数据。为了避免SAME_EDGE模式的“分离”效应,在上升沿数据寄存器的前面放置了一个额外的寄存器。现在,数据对同时出现在Q1和Q2引脚上。但是,使用此模式将使Q1和Q2信号更改的延迟时间增加一个额外的周期。
FPGA开源工作室
2021-03-13
1.5K
0
基于FPGA的伪随机序列发生器设计
单片机
matlab
1)LFSR:线性反馈移位寄存器(linear feedback shift register, LFSR)是指给定前一状态的输出,将该输出的线性函数再用作输入的移位寄存器。异或运算是最常见的单比特线性函数:对寄存器的某些位进行异或操作后作为输入,再对寄存器中的各比特进行整体移位。
FPGA开源工作室
2020-07-03
2.8K
2
基于ZYNQ的CameraLink图像采集与边缘检测开发详解
tcp/ip
node.js
bash
bash 指令
单片机
(1) PL端接入CameraLink相机,通过Base模式采集图像(1280*1024),然后通过VDMA缓存到PS端DDR。
FPGA开源工作室
2020-05-20
4.1K
0
千兆以太网(1):接收——RGMII协议和IDDR原语
硬件开发
fpga
单片机
电脑上位机将一幅 1024*768 图片通过双绞线(网线),发送给板卡网口(RJ45接口),RJ45接口将数据传输给网卡(PHY芯片),PHY 芯片将差分信号转换成双沿数据,IDDR将双沿数据转换成单沿数据传输给 FPGA,FPGA 处理完成后将图像数据缓存到DDR3 中,DDR3 中的图像数据使用 UDP 协议传回 PC 机,同时将 DDR3 中数据使用 HDMI 传输到显示器上。
FPGA开源工作室
2020-04-15
3.1K
1
协议——SCCB与IIC的区别
单片机
fpga
SCCB(Serial Camera Control Bus,串行摄像头控制总线)是由OV(OmniVision的简称)公司定义和发展的三线式串行总线,该总线控制着摄像头大部分的功能,包括图像数据格式、分辨率以及图像处理参数等。结构框图如下所示:
FPGA开源工作室
2020-04-02
1.1K
0
【vivado学习六】 Vivado综合
单片机
缓存
在 Flow Navigator 中点击设置, 然后选择Synthesis,或者 selectFlow > Settings > Synthesis Settings。如图1所示:
FPGA开源工作室
2019-10-29
3.1K
0
【vivado学习五】时序分析
单片机
典型的时序模型由发起寄存器、组合逻辑和捕获寄存器3部分组成,如图1所示形成了三条时钟路径:原时钟路径(Source Clock path)、数据时钟路径(Data path)、目的时钟路径(Destination Clock path)。
FPGA开源工作室
2019-10-29
1.1K
0
【Vivado约束学习】 时钟约束
fpga
ide
单片机
在数字设计中,时钟代表从寄存器(register)到寄存器可靠传输数据的时间基准。Xilinx Vivado集成设计环境(IDE)时序引擎使用ClocK特征计算时序路径要求,并通过松弛计算报告设计时序裕度(Slack)。 时钟必须正确定义,以获得最佳的时序路径。以下特性定义了时钟: 1,时钟定义在它的树根的驱动器管脚或端口上,被称为源点。 2,时钟的边沿是由周期和波形特性相结合来描述的。 3,周期以纳秒(ns)为单位,时钟对应于波形重复的时间。 4,波形是时钟周期内上升边沿和下降边沿绝对时间的列表,以纳秒(ns)为单位。列表必须包含偶数的值。第一个值总是相对应的。到第一个上升的边沿。除非另有规定,占空比默认为50%,相移到0ns。 如图1所示,时钟CLK0具有10ns周期、50%占空比和0ns相位。时钟CLK1具有8ns周期、75%占空比(8ns内的高电平时间为6ns)和2ns上升沿相位偏移。
FPGA开源工作室
2019-10-29
3.9K
0
FPGA图像处理基本技巧
fpga
编程算法
c 语言
缓存
单片机
先来谈一下怎样才能学好Verilog这个问题。有人说学Verilog很难,好像比C语言还要难学。有一定难度是真的,但并没有比别的语言更难学。我们刚开始学C语言的时候也觉得C语言很难,直到我们把思维方式转变过来了,把微机原理学好了,能模拟CPU的运行方式来思考问题了,就会发现C语言也没那么难了。所以这里面存在一个思维方式的转换的过程。这对于学Verilog来说也是一样的,只不过Verilog比C语言还要更加底层,我们只掌握了CPU的思维模式还不行,还需要再往下学一层“硬件电路的思维模式”,才能更好的掌握硬件编程语言。
FPGA开源工作室
2019-10-29
1.3K
0
xilinx verilog语法技巧
单片机
编程算法
fpga
硬件描述语言(HDL)编码技术让您: •描述数字逻辑电路中最常见的功能。 •充分利用Xilinx®器件的架构特性。
FPGA开源工作室
2019-10-29
1K
0
xilinx verilog 语法技巧
单片机
缓存
fpga
在Vivado Design Suite中,Vivado综合能够合成多种类型的属性。在大多数情况下,这些属性具有相同的语法和相同的行为。
FPGA开源工作室
2019-10-29
1.5K
0
从数字信号处理架构来对比FPGA,ARM,DSP的优势
fpga
硬件开发
arm
单片机
信号处理系统一般不单单是模拟信号或者数字信号,一般两者都会有。信号的处理关注的是信号以及信号所包含的信息的表示、变换及运算。
FPGA开源工作室
2019-10-29
1.7K
0
没有更多了
社区活动
腾讯技术创作狂欢月
“码”上创作 21 天,分 10000 元奖品池!
立即发文
Python精品学习库
代码在线跑,知识轻松学
立即查看
博客搬家 | 分享价值百万资源包
自行/邀约他人一键搬运博客,速成社区影响力并领取好礼
立即体验
技术创作特训营·精选知识专栏
往期视频·千货材料·成员作品 最新动态
立即查看
领券
问题归档
专栏文章
快讯文章归档
关键词归档
开发者手册归档
开发者手册 Section 归档