腾讯云
开发者社区
文档
建议反馈
控制台
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
登录/注册
首页
学习
活动
专区
工具
TVP
最新优惠活动
返回腾讯云官网
数字芯片
专栏作者
举报
174
文章
353715
阅读量
79
订阅数
订阅专栏
申请加入专栏
全部文章（174）
fpga（30）
硬件开发（29）
编程算法（24）
单片机（19）
tcp/ip（17）
打包（12）
缓存（10）
linux（8）
腾讯云测试服务（7）
matlab（6）
fifo（6）
set（6）
verilog（6）
clock（5）
javascript（4）
node.js（4）
arm（4）
makefile（4）
网络安全（4）
gui（4）
https（4）
bit（4）
path（4）
report（4）
c++（3）
python（3）
bash（3）
api（3）
bash 指令（3）
音视频点播加速（3）
http（3）
开源（3）
面向对象编程（3）
数据分析（3）
cell（3）
data（3）
load（3）
max（3）
设计（3）
芯片（3）
c 语言（2）
perl（2）
数据库（2）
sql（2）
git（2）
github（2）
深度学习（2）
文件存储（2）
网站（2）
企业（2）
渲染（2）
windows（2）
数据结构（2）
app（2）
db（2）
delay（2）
directory（2）
file（2）
gpu（2）
ip（2）
target（2）
tcl（2）
timing（2）
txt（2）
view（2）
面试（2）
事务（2）
手机（2）
异步（2）
状态机（2）
对象存储（1）
负载均衡（1）
html（1）
嵌入式（1）
unix（1）
访问管理（1）
腾讯专有云 PaaS 平台（1）
人工智能（1）
图像处理（1）
express（1）
游戏（1）
shell（1）
图像识别（1）
yum（1）
grep（1）
大数据（1）
物联网（1）
腾讯云开发者社区（1）
5g（1）
功能测试（1）
基础教育（1）
analysis（1）
area（1）
backup（1）
branch（1）
buffer（1）
bug（1）
cmd（1）
code（1）
cycle（1）
device（1）
double（1）
draw（1）
dt（1）
edge（1）
event（1）
explorer（1）
form（1）
grid（1）
input（1）
installation（1）
line（1）
local（1）
lock（1）
logic（1）
map（1）
match（1）
media（1）
module（1）
next（1）
redirect（1）
reverse（1）
row（1）
select（1）
shader（1）
sign（1）
slack（1）
split（1）
swap（1）
toggle（1）
transfer（1）
transition（1）
var（1）
vhdl（1）
vulkan（1）
wizard（1）
word（1）
产品（1）
二进制（1）
工具（1）
后台（1）
架构（1）
脚本（1）
开发（1）
量化（1）
前端设计（1）
实践（1）
同步（1）
性能（1）
研发（1）
优化（1）
源码（1）
搜索文章
搜索
搜索
关闭
全套前端EDA工具使用demo
makefile
fpga
推荐查看：SpyGlass安装教程 spyglass | 基础操作 spyglass | 常见错误lint
数字芯片社区
2022-09-19
859
0
VCS入门教程(一)
打包
linux
makefile
接触Synopsys 家的VCS工具有一段时间了，在此简单分享下个人的学习笔记。供刚接触到数字前端设计的同学提供一些参考资料。在学校我们经常使用的verilog仿真软件都是quartus和modelsim，但是看一下一些公司的招聘要求，公司里使用的基本都是VCS。所以学习一下对找工作还是有帮助的。
数字芯片社区
2020-09-04
5.1K
0
VCS入门教程(二)
打包
编程算法
makefile
面向对象编程
首先我们在编写verilog模块的testbench时，可以在里面使用一些verilog的系统函数，在运行simv文件跑仿真时，进行一些控制。例如：
数字芯片社区
2020-09-04
3.2K
0
VCS入门教程(四)
makefile
本文主要介绍VCS门级网表的仿真。当我们把所写的RTL进行的功能仿真通过之后，便输入到 Design Compiler工具中进行逻辑综合，逻辑综合的结果便是RTL代码转化为由与、或、非等门电路和触发器组成的电路，称为门级网表(netlist)。门级网表中便包含了电路的实际信息，例如逻辑门单元的扇入扇出系数，延迟等等。因此在逻辑综合完成之后，需要对网表再进行仿真验证，防止出现意想不到的错误。
数字芯片社区
2020-09-04
1.9K
0
没有更多了
社区活动
腾讯技术创作狂欢月
“码”上创作 21 天，分 10000 元奖品池！
立即发文
Python精品学习库
代码在线跑，知识轻松学
立即查看
博客搬家 | 分享价值百万资源包
自行/邀约他人一键搬运博客，速成社区影响力并领取好礼
立即体验
技术创作特训营·精选知识专栏
往期视频·千货材料·成员作品 最新动态
立即查看
领券
问题归档
专栏文章
快讯文章归档
关键词归档
开发者手册归档
开发者手册 Section 归档