不用EUV光刻机也能制造高端芯片，中国芯换道超车是必然

2022年12月9日，复旦大学周鹏教授、包文中研究员及万景研究员合作发明的晶圆级硅基二维互补叠层晶体管（Heterogeneous Complementary Field-effect Transistors Based on Silicon and Molybdenum Disulfide）在国际顶尖期刊《自然-电子学》（Nature Electronics）上发表。该技术可以在不依赖极紫外（EUV）光刻工艺的情况下，在相同工艺节点下实现器件集成密度的翻倍，从而显著提高性能，为中国的芯片制造带来了新的希望和机遇。

晶圆级硅基二维互补叠层晶体管的原理和优势

晶圆级硅基二维互补叠层晶体管是一种将多个电子型和空穴型晶体管垂直堆叠在一起，形成一个三维集成电路（3D IC）的技术。这种技术可以大大提高芯片的集成密度，提高芯片的性能和功能，降低功耗和成本。

传统的集成电路技术使用平面展开的电子型和空穴型晶体管形成互补结构，从而获得高性能计算能力。其密度的提高主要通过缩小单元晶体管的尺寸来实现。例如7nm节点以下业界使用EUV光刻技术实现高精度尺寸微缩。EUV光刻机是芯片制造的核心设备，决定了芯片的性能和成本。目前，全球EUV光刻机市场被荷兰的ASML公司垄断，其掌握了5nm甚至3nm以下的制程水平。由于美国对中国的技术封锁和贸易战，中国半导体产业面临着严峻的挑战和压力。

为了打破国外的技术垄断和制约，复旦大学研究团队创新地提出了一种不依赖EUV工艺的晶圆级硅基二维互补叠层晶体管技术。该技术利用成熟的后端工艺将新型二维材料集成在硅基芯片上，并利用两者高度匹配的物理特性，成功实现4英寸大规模三维异质集成互补场效应晶体管。

相比于硅材料，二维原子晶体的单原子层厚度使其在小尺寸器件中具有优越的短沟道控制能力。研究团队利用硅基集成电路的标准后端工艺，将二硫化钼（MoS2）三维堆叠在传统的硅基芯片上，形成p型硅-n型二硫化钼的异质互补CFET结构。二硫化钼的低温工艺与当前硅基集成电路的后端工艺流程高度兼容，大幅降低了工艺难度且避免了器件的退化。同时，两种材料的载流子迁移率接近，器件性能完美匹配，使异质CFET的性能优于传统硅基及其他材料。例如其反相器增益在3V供电时高达142.3 V/V ，在超低压供电0.1V时其增益达1.2 V/V且功耗低至64pW。

晶圆级硅基二维互补叠层晶体管的应用和前景

晶圆级硅基二维互补叠层晶体管技术不仅可以提高芯片的集成密度和性能，还可以实现多种功能的集成和互联。研究团队还验证了该新型器件在“全在一”光电探测及气体传感中的应用。该技术可以为高算力处理器，高密度存储器及人工智能等领域提供新的解决方案。

目前，基于工业化产线的更大尺寸晶圆级异质CFET技术正在研发中。该技术将进一步提升芯片的集成密度，满足高端芯片的制造需求，助力打破国外在大规模集成电路领域的技术封锁。复旦大学研究团队表示，他们将与国内外相关企业和机构合作，推动该技术的产业化和应用化。

总之，复旦大学研发出的晶圆级硅基二维互补叠层晶体管技术是一项具有创新性和前瞻性的科技成果，展示了中国在半导体领域的实力和潜力，也为中国在半导体领域的发展提供了新的机遇和挑战。我们期待着该技术能够在未来发挥更大的作用，推动中国半导体产业的进步和繁荣。