构建SRIO自主生态，加速引领高品质创新

根据IPnest在今年4月最新发布的“设计IP报告”，2022年全球设计IP市场收入达到了66.7亿美元，增幅高达20.2%。尤其值得关注的是，2017年-2022年间，接口IP从18%增长到了25%，远高于同期处理器IP、物理IP和数字IP的市场表现。

该机构分析认为，以数据为中心的HPC、异构计算、Chiplet，以及近期大热的大模型和AIGC，是催生接口IP兴起的重要原因。IPnest五年预测(2023-2027)数据显示，PCIe、DDR、以太网/D2D这几类接口IP五年复合年增长率高达19.2%、18.8% 和22.3%。如果只考虑高端接口，2021-2026年这4大接口IP的全球复合年增长率将达到75%。

图源：IPnest

根据亿欧智库调研，2022年中国半导体IP市场规模达119亿元，至2025年预计达198.8亿元，2018-2025年预计年复合增长率为20%，增速超过全球半导体IP市场规模。其中，受新基建、数字化转型与数字中国远景目标等国家政策促进及企业降本增效需求驱动，我国数据中心、汽车、AI等市场为IP产业带来了新增量。

图源：亿欧智库

然而，尽管接口IP市场前景广阔、增长迅速，但中国市场自给率却不足10%，90%以上市场份额被国外厂商主导。为了尽快改变这一现状，以井芯微电子为代表的本土IC企业，在RapidIO、FC控制器等多个关键IP领域展开了全方位布局，为国内5G基建、人工智能、大数据中心、能源、交通、工业互联网等重点行业保驾护航。

RapidIO系列IP

Serial RapidIO协议是全球主流的嵌入式系统互连国际标准(ISO/IEC18372)，也是当前点对点嵌入式处理器、DSP、FPGA和ASIC集群网络的最佳互联方式，在我国信息基础设施，尤其是在器件级、板卡级和系统级设备中有着广泛的应用。

作为国内RapidIO自主生态构建者，井芯微始终以更高的代际、更高的性能和更强的互连作为自身发展目标，不但提供一系列高性能、低功耗、低延时RapidIO解决方案，还为客户定制Serial RapidIO处理单元、桥接和交换提供全面的FPGA解决方案和IP支持，在基建和航电系统(探测、声呐、导航系统)、医学成像(CT扫描仪、核磁共振成像)、视频(电话会议、前端)等领域有着较高的知名度。

RapidIO Gen2控制器IP

符合RapidIO协议规范Rev 2.2

支持1X4、1X2、1X1通道

支持通道速率1.25G、2.5G、3.125G、5G及6.25Gbaud

支持接收端或发送端流控

支持IDLE1/IDLE2工作模式

支持CS24和CS48两种控制符格式

支持CRC check和CRC Generate功能

支持大系统和小系统，支持8和16位Device ID

RapidIO Gen3控制器IP

RapidIO Gen3协议控制器遵循RapidIO Specification Rev 3.2规范，实现规定的物理层和传输层协议功能，集成Ingress/Egress Packet Buffer，具备AXI到RapidIO接口转换，实现灵活的接收流控和发送重传控制，提供全面的系统级可集成Serial RapidIO解决方案。

特性：

符合RapidIO协议规范Rev3.2并向下兼容

支持1X4、2X2、4X1通道模式

支持通道速率1.25、2.5、3.125、5、6.25、10.3125、12.5Gbaud

支持Single VC Mode

支持接收端或发送端流控方式

支持3种IDLE1/2/3序列,其中IDLE1和IDLE2模式下，用8B/10B传输编码；IDLE3模式下，用64B/67B传输编码

支持 3种控制符格式CS24/CS4/CS64

支持端口初始化和链路初始化

支持基于CodeWord和DMA的训练/重新训练

支持时钟补偿序列

支持硬件错误恢复和错误检测

支持加扰和解扰处理，方便链路长距离传输

支持端口LoopBack模式、DLB和LLB多种环回方式

RapidIO Gen4控制器IP

RapidIO Gen4协议控制器遵循RapidIO Specification Rev 4.1规范，实现规定的物理层和传输层协议功能，集成Ingress/Egress Packet Buffer，具备AXI到RapidIO接口转换，实现灵活的接收流控和发送重传控制，端口吞吐能力达100Gbps，提供全面的系统级可集成Serial RapidIO解决方案。

特性：

支持RapidIO Revision 4.1并向下兼容

支持1X4、2X2、4X1通道模式

支持通道速率1.25、2.5、3.125、5、6.25、10.3125、12.5及25.78125Gbaud

支持Single VC Mode

支持接收端或发送端流控方式

支持3种IDLE1/2/3序列,其中IDLE1和IDLE2模式下，用8B/10B传输编码；IDLE3模式下，用64B/67B传输编码

支持 3种控制符格式CS24/CS4/CS64

支持维护请求/响应(FTYPE8)处理

支持门铃Doorbell(FTYPE10)报文收发

支持Nwrite、Swrite等FTYPE5和FTYPE6报文收发

支持Message(FTYPE11)报文收发

支持Response(FTYPE13)报文收发

支持NREAD(FTYPE2)报文收发

FC控制器IP

Fibre Channel高速网络互连技术主要用于连接计算机、高性能计算、存储设备、可提供远距离和高带宽传输，能够在存储器、服务器和客户机节点间实现大型数据文件的传输。

与RapidIO端点IP情形类似，在该领域，井芯微同样提供一系列高性能、低功耗、低延时FC解决方案，并为客户定制FC处理单元、桥接和交换提供全面的FPGA解决方案和IP支持，基建领域、航电系统、陆基设备、水声船舰、制导控制、通信领域、企业存储网络、数据中心将是其主要应用行业。

FC -16控制器IP

FC协议控制器遵循FC Gen5协议簇规范，实现规定的FC-1层、FC-2层协议功能， 具备AXIS到FC接口转换，实现灵活可配置的B2B流控机制，具有良好的协议一致性，可提供全面的系统级可集成FC解决方案。

特性：

支持FC-AE-ASM 和FC-AE-1553B协议报文收发

支持1G、2G、4G、8G、16G速率可配置

支持链路16G\8G\4G\2G\1G速率自适应

支持8B/10B、64B/66B编解码

支持加解扰、可选的 S-FEC 功能

支持CRC检测与计算

支持Class2、Class3、ClassF帧的收发

支持扩展帧头VFT、ENC、ENC+IFR、ENC+IFR+VFT等

支持基于Buffer-to-Buffer的信用量控制和恢复机制

支持端口状态、流量大小统计和显示功能

支持错误检测和恢复协议，如链路错误、同步丢失、信号丢失、信用量丢失、原语序列错误、无效传输字错误、帧CRC错误等统计和上报功能

支持帧长36B-2188B收发功能，支持超短、超长帧检测和处理功能

支持时钟同步服务，支持SXNx\SYNy\SYNz 原语和ELS的时间同步功能

支持Master和Client两种时钟同步服务模式，支持时钟补偿功能

FC-32控制器IP

FC协议控制器遵循FC Gen6协议簇规范，实现规定的FC-1层、FC-2层协议功能， 具备AXIS到FC接口转换，实现灵活可配置的B2B流控机制，具有良好的协议一致性，可提供全面的系统级可集成FC解决方案。

特性：

支持FC-AE-ASM 和FC-AE-1553B协议

支持32G通道速率

支持64B/66B、256/257B编解码

支持加解扰、RS-FEC功能

支持Training

支持CRC检测与计算

支持 Class2、Class3、ClassF帧的收发

支持扩展帧头VFT、ENC、ENC+IFR、ENC+IFR+VFT等

支持基于Buffer-to-Buffer的信用量控制和恢复机制

支持端口状态、流量大小统计和显示功能

支持错误检测和恢复协议，如链路错误、同步丢失、信号丢失、信用量丢失、原语序列错误、无效传输字错误、帧CRC错误等统计和上报功能

支持帧长 36B-2188B 收发功能，支持超短、超长帧检测和处理功能

支持时钟同步服务，支持SXNx\SYNy\SYNz原语和ELS的时间同步功能

支持Master和Client两种时钟同步服务模式，支持时钟补偿功能

结语

半导体IP处于半导体上游供应环节，由于性能高、设计复杂、功耗优、成本适中、技术密集度高、知识产权集中、商业价值昂贵，已经逐渐成为芯片设计的核心产业要素和竞争力体现。同时，IP行业又是半导体产业分工精细化的结果。伴随先进制程迭代和复杂功能应用层出不穷，芯片设计成本提升，愈加催生市场对经过验证的半导体IP的需求。

作为中国新基建核心芯片的引领者，井芯微电子拥有完备的IP产品布局规划和强大的生态共赢能力，除了RapidIO系列IP、FC控制器IP外，还同时在以太网控制IP(速率1G-200G)、PCIe Gen3/Gen4控制器IP、JESD204 IP(支持JESD204B/JESD204C)，以及Serdes IP(速率1G-56G)等关键方向上展开预研，希望利用公司在软件定义互连(Software Defined Interconnection，SDI)技术上的深厚积累和丰富的芯片开发经验，帮助用户专注自身优势价值的创新性，令低成本、高质量的创新成为可能。