Tips:两条命令获取Package Delay

======================

在画PCB时,需要获取PackageDelay/Package Flight Time。以往,这些数据可在datasheet或者Xilinx官网上搜索获得。但现在,一切都变得简单了,在Vivado下只要两条命令即可搞定。这里,我们分两种情况讨论。

情形1:已经创建好Vivado工程

此时,首先要在Vivado下打开一个设计,可以是任何阶段的设计,例如Elaborated Design、综合后的设计或者布局布线后的设计。然后选择File-> Export I/O Ports,会生成一个.csv文件,内部即包含Min Trace Delay、 Max Trace Delay等信息。

情形2:只知道具体的芯片型号,并没有创建Vivado工程

此时,需要通过Tcl命令获取上述.csv文件。可以打开Vivado在Vivado Tcl Console中或者直接打开Vivado Tcl Shell执行如下两条Tcl命令:

link_design -part

write_csv

例如,如果芯片型号为xc7k410tffg900-2,上述命令即变为:

link_design -part xc7k410tffg900-2

write_csv flight_time

这样,会生成一个flight_time.csv文件。在执行上述命令之前可以先通过cd命令将工作目录切换到期望目录下,这样很容易找到生成的.csv文件。

结论

无需创建Vivado工程,通过link_design和write_csv两条命令即可获取Package Delay。

  • 发表于:
  • 原文链接:https://kuaibao.qq.com/s/20180706G09VVN00?refer=cp_1026
  • 腾讯「云+社区」是腾讯内容开放平台帐号(企鹅号)传播渠道之一,根据《腾讯内容开放平台服务协议》转载发布内容。

扫码关注云+社区

领取腾讯云代金券